公开(公告)号：CN101241934A

公开(公告)日：2008-08-13

申请号：CN200710196046.5

申请日：2007-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈吉智 ,  林怡君 ,  吴国铭 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66689 ,  H01L21/26586 ,  H01L29/7816

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置包括半导体衬底。图案化的栅极结构设置于该半导体衬底上。单边间隙壁设置于该栅极结构的第一侧壁上。第一型的体掺杂区域形成于该半导体衬底内，且邻近该栅极结构的第二侧壁。第二型的源极掺杂区域形成于该体掺杂区域上，且具有边端与该栅极结构的该第二侧壁对齐。第二型的漏极掺杂区域形成于该半导体衬底内，且具有边端与该单边间隙壁的外侧面对齐。本发明能够充分保护栅极堆叠结构，避免其受到正向离子注入部分损伤，因此可获得稳定的阈电压值，并且正向离子注入部分的工艺窗口不致变窄，并且可完全与先进的高电压与高功率元件工艺技术整合。

公开(公告)号：CN101071824A

公开(公告)日：2007-11-14

申请号：CN200610140510.4

申请日：2006-10-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林怡君 ,  吴国铭 ,  柳瑞兴

IPC: H01L29/78 ,  H01L29/423 ,  H01L27/04 ,  H01L21/336 ,  H01L21/28 ,  H01L21/311 ,  H01L21/822 ,  G03F1/14

CPC classification number: H01L29/7816 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/66681 ,  Y10T428/24802

Abstract: 本发明是提供一种半导体装置及其制造方法、与其所使用的图罩。上述一种半导体装置，其在一基底上具有为一隔离结构所隔离的主动区，其中在上述主动区内，上述半导体装置包含：一栅极于上述基底上，其延伸横越上述主动区；一源极区与一漏极区，置于上述栅极二侧的基底上；以及一栅极介电层，置于上述基底与上述栅极之间，其包含相对较厚的一高压介电质区、与厚度相对较薄的一低压介电质区，其中上述高压介电质区是占据着上述漏极、上述隔离结构、与上述栅极所交界的一第一交界区及上述源极、上述隔离结构、与上述栅极所交界的一第二交界区。本发明可有效改善因场氧化层所造成的低击穿电压的问题，并能够减少制程步骤与成本。

公开(公告)号：CN101017847A

公开(公告)日：2007-08-15

申请号：CN200710008070.1

申请日：2007-02-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林怡君 ,  吴国铭 ,  柳瑞兴

IPC: H01L29/423 ,  H01L29/78 ,  H01L27/02 ,  H01L21/336 ,  H01L21/28 ,  H01L21/82

CPC classification number: H01L29/7816 ,  H01L29/42368 ,  H01L29/66681

Abstract: 一种半导体装置，包括：一基底，其内设置有一第一阱区；一栅极结构，部分覆盖该基底，其中该栅极结构包括一栅极介电层与该栅极介电层上的一栅极；一沟道阱区与一第二阱区，分别位于该第一阱区中的一部分且设置于该栅极结构的对应侧；一源极区，位于该沟道阱区的一部分中；以及一漏极区，位于该第二阱区的一部分中，其中该栅极介电层包括位于邻近该源极区的该栅极结构一端的一相对薄的部分，以及位于邻近该漏极区的该栅极结构一端的一相对厚的部分，该相对厚的部分直接接触该漏极区。本发明提供的一种适用于在高电压下操作的半导体装置，其具有较低的导通电阻，并且有利于进一步缩减半导体装置的空间。

公开(公告)号：CN107026202B

公开(公告)日：2020-12-11

申请号：CN201610915568.5

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈翔裕 ,  吴国铭 ,  林怡君 ,  亚历克斯·卡尔尼茨基

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供了半导体器件及其制造方法。半导体器件包括阱区、第一掺杂区、漏极区、源极区和栅电极。第一导电类型的第一掺杂区位于阱区内的第一侧处。第一导电类型的漏极区位于第一掺杂区内。第一导电类型的源极区位于阱区的第二侧处，其中第二侧与第一侧相对。栅电极位于阱区上方并且位于源极区和漏极区之间。漏极区的表面和源极区的表面限定了沟道，并且源极区的表面与阱区直接接触。本发明的实施例还涉及高压MOSFET、半导体结构及其制造方法。

公开(公告)号：CN106653752A

公开(公告)日：2017-05-10

申请号：CN201610742346.8

申请日：2016-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李佳叡 ,  吴国铭 ,  林怡君 ,  亚历山大·卡尔尼茨基

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本发明的实施例提供了一种半导体器件，包括第一晶体管和第二晶体管。第一晶体管包括具有第一浓度的第一块状区域中的第一源极区域以及具有第一栅极。第二晶体管包括具有比第一浓度高的第二浓度的第二块状区域中的第二源极区域。第二源极区域与第一源极区域和第一栅极连接。

公开(公告)号：CN101350351B

公开(公告)日：2010-12-01

申请号：CN200710186483.9

申请日：2007-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄婉华 ,  吴国铭 ,  林怡君 ,  李明祥

IPC: H01L27/06 ,  H01L21/822

CPC classification number: H01L29/782 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/402

Abstract: 本发明公开了一种半导体结构及其形成方法，上述半导体结构，包含：半导体衬底；第一导电类型的第一阱区于上述半导体衬底中；含金属层于上述第一阱区上，其中上述含金属层与上述第一阱区形成肖特基势垒；以及上述第一导电类型的第一重掺杂区于上述第一阱区中，其中上述第一重掺杂区水平地与上述含金属层隔开。本发明的优点包含降低制造成本与降低寄生电流与寄生电感。