公开(公告)号：CN106876423B

公开(公告)日：2019-12-10

申请号：CN201610861304.6

申请日：2016-09-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  庄学理 ,  黄胜煌 ,  江典蔚

IPC: H01L27/22 ,  H01L43/12

Abstract: 本发明的实施例提供了一种半导体结构，包括：衬底；具有位于衬底上方的栅极和至少部分地位于衬底中的掺杂区域的晶体管区域；在晶体管区域上方的第一金属层；以及位于晶体管区域和第一金属层之间的磁性隧道结(MTJ)。本发明提供了一种用于制造半导体结构的方法，包括：在衬底上方形成晶体管区域，晶体管区域包括栅极和掺杂区域；在晶体管区域上方形成磁性隧道结(MTJ)，磁性隧道结电连接至晶体管区域；在MTJ上方形成第一金属层，第一金属层电连接至MTJ和晶体管区域。本发明的实施例还提供了一种制造半导体结构的方法。

公开(公告)号：CN104051344B

公开(公告)日：2017-05-10

申请号：CN201410095738.0

申请日：2014-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  郑光茗 ,  周建志 ,  朱振梁 ,  段孝勤

IPC: H01L21/8238 ,  H01L21/266

Abstract: 提供一种半导体布置和形成方法。半导体形成方法包括：使用单一光刻胶以掩蔽将形成低压器件的区域以及高压器件的栅极结构，同时执行高压器件的高能量注入。半导体制造的另一种方法包括：通过图案化的光刻胶执行高压器件的高能量注入，其中，在形成高压器件的栅极结构之前并且在形成低压器件的栅极结构之前，光刻胶被图案化。在执行高能量注入之后，执行随后处理以形成高压器件和低压器件。从而在CMOS处理中形成高压器件和低压器件而不需要附加掩模。

公开(公告)号：CN105047627A

公开(公告)日：2015-11-11

申请号：CN201510096437.4

申请日：2015-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  段孝勤 ,  黄士芬 ,  郑新立 ,  徐英杰

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括：具有顶面和底面的晶圆衬底；以及通过穿过晶圆衬底的顶面和底面的深沟槽绝缘体限定在晶圆衬底中的导电柱。制造半导体结构的方法包括以下步骤。从晶圆衬底的顶面形成深沟槽以在晶圆衬底中限定导电区。用掺杂剂掺杂导电区。用绝缘材料填充深沟槽以形成深沟槽绝缘体。以及从晶圆衬底的底面减薄晶圆衬底以暴露深沟槽绝缘体并且隔离导电区，从而形成导电柱。

公开(公告)号：CN103253625A

公开(公告)日：2013-08-21

申请号：CN201310001220.1

申请日：2013-01-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 徐家保 ,  洪嘉明 ,  戴文川 ,  王鸿森 ,  陈相甫 ,  亚历克斯·卡尔尼茨基

IPC: B81B7/00 ,  B81C1/00

CPC classification number: B81B7/0032 ,  B81B7/0038 ,  B81C1/00261 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种器件，所述器件包括与衬底结构接合的盖式衬底。所述衬底结构包括集成电路结构。所述集成电路结构包括设置在气体外泄阻止结构上的顶部金属层。至少一个MEMS器件设置在所述顶部金属层和所述气体外泄阻止结构的上方。本发明还公开了一种微电子机械系统(MEMS)结构以及形成MEMS结构的方法。

公开(公告)号：CN105988500B

公开(公告)日：2018-01-26

申请号：CN201510099948.1

申请日：2015-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 穆罕默德·阿尔-夏欧卡 ,  亚历克斯·卡尔尼茨基

IPC: G05F1/567

CPC classification number: G05F1/46 ,  G05F3/242 ,  H02M3/158

Abstract: 本发明提供了一种基准电流源，包括跟踪电压生成器。跟踪电压生成器包括翻转栅极晶体管和第一晶体管，第一晶体管具有第一漏电流，其中第一晶体管以Vgs减去布置与翻转栅极晶体管连接。跟踪电压生成器还包括被配置为输出跟踪电压的输出节点；和连接至输出节点的第二晶体管，第二晶体管具有第二漏电流。基准电流源还包括被配置为接收跟踪电压并且输出放大信号的放大器。基准电流源还包括被配置为接收放大信号并且引导基准电流流过其中的控制晶体管。基准电流源还包括与控制晶体管串联连接的控制电阻器。本发明还提供了一种使用基准电流源的方法。

公开(公告)号：CN107026202A

公开(公告)日：2017-08-08

申请号：CN201610915568.5

申请日：2016-10-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈翔裕 ,  吴国铭 ,  林怡君 ,  亚历克斯·卡尔尼茨基

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L21/26513 ,  H01L21/28593 ,  H01L21/324 ,  H01L21/823418 ,  H01L29/0847 ,  H01L29/26 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7836 ,  H01L29/78624 ,  H01L29/78627 ,  H01L29/78 ,  H01L29/66477 ,  H01L29/66553

Abstract: 本发明提供了半导体器件及其制造方法。半导体器件包括阱区、第一掺杂区、漏极区、源极区和栅电极。第一导电类型的第一掺杂区位于阱区内的第一侧处。第一导电类型的漏极区位于第一掺杂区内。第一导电类型的源极区位于阱区的第二侧处，其中第二侧与第一侧相对。栅电极位于阱区上方并且位于源极区和漏极区之间。漏极区的表面和源极区的表面限定了沟道，并且源极区的表面与阱区直接接触。本发明的实施例还涉及高压MOSFET、半导体结构及其制造方法。

公开(公告)号：CN106887402A

公开(公告)日：2017-06-23

申请号：CN201611084056.5

申请日：2011-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 何建志 ,  赵治平 ,  曾华洲 ,  陈俊宏 ,  苏嘉祎 ,  亚历克斯·卡尔尼茨基 ,  郑价言 ,  庄学理

IPC: H01L21/768 ,  H01L21/8238 ,  H01L21/8234 ,  H01L29/51 ,  H01L21/336

CPC classification number: H01L23/481 ,  H01L21/76802 ,  H01L21/76816 ,  H01L21/76895 ,  H01L21/823425 ,  H01L21/823475 ,  H01L21/823842 ,  H01L21/823871 ,  H01L27/088 ,  H01L29/0653 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66545

Abstract: 一种形成集成电路结构的方法，包括：在层间电介质(ILD)中提供栅极带。栅极带包括高k栅极电介质上方的金属栅电极。电传导结构形成在栅极带上方，且导电带形成在电传导结构上方。导电带的宽度比栅极带的宽度大。接触插塞形成在导电带上方，并被附加ILD层围绕。

公开(公告)号：CN104051344A

公开(公告)日：2014-09-17

申请号：CN201410095738.0

申请日：2014-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  郑光茗 ,  周建志 ,  朱振梁 ,  段孝勤

IPC: H01L21/8238 ,  H01L21/266

CPC classification number: H01L21/823412 ,  H01L21/823418 ,  H01L21/823462 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823857

Abstract: 提供一种半导体布置和形成方法。半导体形成方法包括：使用单一光刻胶以掩蔽将形成低压器件的区域以及高压器件的栅极结构，同时执行高压器件的高能量注入。半导体制造的另一种方法包括：通过图案化的光刻胶执行高压器件的高能量注入，其中，在形成高压器件的栅极结构之前并且在形成低压器件的栅极结构之前，光刻胶被图案化。在执行高能量注入之后，执行随后处理以形成高压器件和低压器件。从而在CMOS处理中形成高压器件和低压器件而不需要附加掩模。

公开(公告)号：CN102403302A

公开(公告)日：2012-04-04

申请号：CN201010610681.5

申请日：2010-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑光茗 ,  余俊磊 ,  蔡俊琳 ,  段孝勤 ,  亚历克斯·卡尔尼茨基

IPC: H01L23/522 ,  H01L27/085 ,  H01L21/8232

CPC classification number: H01L27/0617 ,  H01L21/26506 ,  H01L21/8258 ,  H01L27/085 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 上述在基板上形成SiC结晶的机构实现了在同一基板上形成和集成GaN基器件和Si基电子器件。通过向Si基板区域中注入碳和随后退火基板形成SiC结晶区域。在SiC结晶区域形成过程中使用注入停止层以覆盖Si器件区域。

公开(公告)号：CN105047627B

公开(公告)日：2018-03-09

申请号：CN201510096437.4

申请日：2015-03-04

Applicant: 台湾积体电路制造股份有限公司

Inventor： 亚历克斯·卡尔尼茨基 ,  段孝勤 ,  黄士芬 ,  郑新立 ,  徐英杰

IPC: H01L23/48 ,  H01L21/768

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了半导体结构及其制造方法。半导体结构包括：具有顶面和底面的晶圆衬底；以及通过穿过晶圆衬底的顶面和底面的深沟槽绝缘体限定在晶圆衬底中的导电柱。制造半导体结构的方法包括以下步骤。从晶圆衬底的顶面形成深沟槽以在晶圆衬底中限定导电区。用掺杂剂掺杂导电区。用绝缘材料填充深沟槽以形成深沟槽绝缘体。以及从晶圆衬底的底面减薄晶圆衬底以暴露深沟槽绝缘体并且隔离导电区，从而形成导电柱。