公开(公告)号：CN106206435B

公开(公告)日：2019-05-07

申请号：CN201510262502.6

申请日：2015-05-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李振铭 ,  杨复凯 ,  王宪程 ,  王美匀

IPC: H01L21/8238

Abstract: 本发明实施例提供了一种形成半导体器件的方法。方法包括在第一器件区中的第一源极/漏极区上方形成诸如氧化层的掩模层。形成诸如层间介电层的介电层并且图案化该介电层以暴露第一源极/漏极区和第二器件区中的第二源极/漏极区。对第二源极/漏极区实施硅化处理，同时掩模层保护第一源极/漏极区。然后去除掩模层并且在第一源极/漏极区上实施硅化处理。本发明实施例涉及无掩模双硅化工艺。

公开(公告)号：CN105304608A

公开(公告)日：2016-02-03

申请号：CN201510204942.6

申请日：2015-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王朝勋 ,  刘仕文 ,  杨复凯 ,  王宪程 ,  王美匀

IPC: H01L23/522 ,  H01L21/60 ,  H01L21/311

CPC classification number: H01L21/76895 ,  H01L21/28518 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76883 ,  H01L21/76897 ,  H01L21/823425 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种自对准接触件。在实施例中，通过从邻接于栅电极处部分地去除第一介电材料和从邻接于栅电极处完全去除第二介电材料来形成自对准接触件。导电材料被沉积到去除第一介电材料和第二介电材料之后的区域中，并且导电材料和金属栅极凹至隔离件下方。介电层被沉积在凹进的导电材料和凹进的金属栅极的上方，并且自对准接触件穿过介电层而形成。本发明还提供了一种制造自对准接触件的方法。

公开(公告)号：CN102254900A

公开(公告)日：2011-11-23

申请号：CN201010624051.3

申请日：2010-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 姚欣洁 ,  王宪程 ,  黄建凯 ,  陈俊光

IPC: H01L23/544 ,  H01L21/70

CPC classification number: H01L21/28 ,  G03F7/70633 ,  G03F7/70683 ,  H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种集成电路装置及其制造方法。一例示性装置包含具有对位区域的基材、位于上述基材的对位区域中的对位特征、以及设置在上述对位特征之内的虚拟特征。虚拟特征的一尺寸小于对位标记侦测器的分辨率。

公开(公告)号：CN102254899A

公开(公告)日：2011-11-23

申请号：CN201010527199.5

申请日：2010-10-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 温明璋 ,  王宪程 ,  陈俊光

IPC: H01L23/544 ,  H01L29/78 ,  H01L21/336 ,  H01L21/265

CPC classification number: H01L27/088 ,  H01L21/823418 ,  H01L21/823456 ,  H01L21/823493 ,  H01L29/4916 ,  H01L29/51 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/6659

Abstract: 本发明提供一种具有对准标记的半导体结构及其形成方法。在一实施例的半导体结构中，多个栅极堆叠形成于半导体基板上并构成对准标记。多个掺杂结构形成于半导体基板中并位于每一栅极堆叠的两侧。多个通道区位于栅极堆叠下方，且通道区不具有任何通道掺质。