公开(公告)号：CN107180752B

公开(公告)日：2023-06-02

申请号：CN201710088442.X

申请日：2017-02-17

Applicant: 松下知识产权经营株式会社

Inventor： 水野文二 ,  广岛满 ,  置田尚吾 ,  松原功幸 ,  针贝笃史

IPC: H01L21/3065 ,  H01L21/82 ,  H01L23/31

Abstract: 一种元件芯片及其制造方法，用保护膜被覆解理起点来提高元件芯片的抗弯强度。该制造方法包括：准备基板的工序；激光划片工序，对基板的分割区域照射激光而形成第1及第2损伤区域；各向异性蚀刻工序，将基板暴露于第1等离子体来除去第1损伤区域，并使第2损伤区域的一部分露出。还包括：保护膜沉积工序，使保护膜沉积在元件区域、分割区域和露出的第2损伤区域的一部分；保护膜蚀刻工序，将基板暴露于第2等离子体来除去沉积在分割区域的保护膜的一部分及沉积在元件区域的保护膜，并使覆盖第2损伤区域的一部分的保护膜残留。还包括等离子体切割工序，在用支承构件支承了第2主面的状态下将基板暴露于第3等离子体来将基板分割为元件芯片。

公开(公告)号：CN105390359B

公开(公告)日：2019-10-29

申请号：CN201510514504.X

申请日：2015-08-20

Applicant: 松下知识产权经营株式会社

Inventor： 置田尚吾 ,  朝仓浩海 ,  渡边彰三 ,  松原功幸 ,  广岛满 ,  和田年弘

IPC: H01J37/32 ,  H01L21/3065

Abstract: 一种等离子体处理装置及等离子体处理方法，对传送载体所保持的基板等离子体处理时，提高产品的成品率。传送载体具备框架和覆盖框架的开口的保持片，基板被保持片保持，该装置具备：传送机构，传送保持有基板的传送载体；位置计测部，计测基板相对于框架的位置；等离子体处理部，具备等离子体处理台和罩体，等离子体处理台载置保持有基板的传送载体，罩体覆盖在等离子体处理台上载置的框架和保持片的至少一部分，且具有使基板的至少一部分露出的窗部；控制部，基于由位置计测部计测的基板相对于框架的位置信息，以使窗部和基板满足预定的位置关系的方式控制传送机构将保持基板的传送载体载置于等离子体处理台。

公开(公告)号：CN107180789A

公开(公告)日：2017-09-19

申请号：CN201710088441.5

申请日：2017-02-17

Applicant: 松下知识产权经营株式会社

Inventor： 水野文二 ,  广岛满 ,  置田尚吾 ,  松原功幸 ,  针贝笃史

IPC: H01L21/78 ,  H01L21/308

CPC classification number: H01L23/3192 ,  H01L21/0212 ,  H01L21/02274 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/3086 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/428 ,  H01L21/561 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3185 ,  H01L23/544 ,  H01L23/562 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L2223/5446 ,  H01L21/3083

Abstract: 一种元件芯片及其制造方法，用保护膜被覆会成为解理起点的半导体层来提高元件芯片的抗弯强度。该制造方法包括：激光划片工序，对基板的分割区域照射激光，在分割区域形成具备露出第1层的露出部的开口；保护膜沉积工序，使保护膜沉积在元件区域及分割区域。还包括保护膜蚀刻工序，使基板暴露于第1等离子体来各向异性地蚀刻保护膜，除去沉积在分割区域的保护膜的一部分及沉积在元件区域的保护膜，并使覆盖元件区域的端面的保护膜残留。还包括：各向同性蚀刻工序，使基板暴露于第2等离子体来各向同性地蚀刻分割区域；等离子体切割工序，在用支承构件支承了第2主面的状态下，将基板暴露于第3等离子体来将基板分割为具备元件区域的多个元件芯片。

公开(公告)号：CN107180746A

公开(公告)日：2017-09-19

申请号：CN201710082552.5

申请日：2017-02-15

Applicant: 松下知识产权经营株式会社

Inventor： 水野文二 ,  置田尚吾 ,  松原功幸 ,  针贝笃史 ,  广岛满

IPC: H01L21/02 ,  H01L21/56 ,  H01L23/00 ,  H01L23/28

CPC classification number: H01L21/78 ,  H01L21/311 ,  H01L21/56 ,  H01L21/561 ,  H01L23/3171 ,  H01L23/3185 ,  H01L29/30 ,  H01L21/02 ,  H01L23/28 ,  H01L23/562

Abstract: 一种元件芯片及其制造方法，用保护膜被覆解理的起点从而使元件芯片的抗弯强度提高。元件芯片的制造方法包括激光切割工序，在用支承构件进行了支承的状态下，对基板的分割区域照射激光，从而分割为具备元件区域的多个元件芯片，并且在元件芯片的端面形成损伤区域。而且包括：保护膜沉积工序，在激光切割工序之后，使保护膜沉积在第1主面以及元件芯片的端面；和保护膜蚀刻工序，在保护膜沉积工序之后，通过将元件芯片暴露于等离子体而各向异性地蚀刻保护膜，从而除去沉积在第1主面的保护膜，并且使覆盖损伤区域的保护膜残留。

公开(公告)号：CN106560916A

公开(公告)日：2017-04-12

申请号：CN201610867842.6

申请日：2016-09-29

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  松原功幸 ,  广岛满 ,  奥根充弘

IPC: H01L21/78 ,  H01L21/3065

CPC classification number: H01L23/3185 ,  H01L21/0212 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/293 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L21/3065 ,  H01L23/562

Abstract: 本发明提供一种元件芯片的制造方法以及元件芯片。在将具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中使用的等离子体处理工序中，通过将基板暴露于第1等离子体从而将基板分割为元件芯片(10)，在通过将这些元件芯片(10)暴露于以氟化碳和氦的混合气体的混合气体为原料气体的第2等离子体，从而形成覆盖侧面(10c)以及第2面(10b)的保护膜的保护膜形成工序中，设定保护膜形成条件使得第2面(10b)的第2保护膜(12b)的厚度(t2)大于侧面(10c)的第1保护膜(12c)的厚度(t1)。

公开(公告)号：CN107180754B

公开(公告)日：2021-12-24

申请号：CN201710091515.0

申请日：2017-02-20

Applicant: 松下知识产权经营株式会社

Inventor： 松原功幸 ,  针贝笃史 ,  伊藤彰宏

IPC: H01L21/3065

Abstract: 提供一种等离子体处理方法，能够以简易的工序实现精细的图案化。等离子体处理方法包括：粘附工序，在具备第一主面和第一主面的相反侧的第二主面的基板的第一主面粘附树脂膜；以及图案化工序，对树脂膜进行图案化，从而形成具有使基板的被处理区域露出的开口部的掩模。而且，等离子体处理方法包括：第一等离子体工序，在包含第一气体的减压环境中生成第一气体的第一等离子体，并使掩模暴露于第一等离子体，从而减少掩模与第一主面之间的空隙。进而，等离子体处理方法包括：第二等离子体工序，在包含第二气体的环境中用第二气体生成第二等离子体，并使从开口部露出的被处理区域暴露于第二等离子体，从而对被处理区域进行蚀刻。

公开(公告)号：CN106558541B

公开(公告)日：2021-11-23

申请号：CN201610825780.2

申请日：2016-09-14

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  松原功幸

IPC: H01L21/78

Abstract: 本发明的目的在于提供一种能够抑制安装过程中的导电性材料的爬升的元件芯片的制造方法。在对具有多个元件区域的基板进行分割来制造多个元件芯片的元件芯片的制造方法中所利用的等离子处理工序之中，通过使基板暴露于第1等离子体中，从而将基板分割为元件芯片(10)，具备第1面(10a)、第2面(10b)以及连结第1面(10a)和第2面(10b)的侧面(10c)的元件芯片(10)在载体(4)上成为相互空出间隔被保持的状态。通过使这些元件芯片(10)暴露于以氟化碳和氦的混合气体为原料气体的第2等离子体中，由此形成覆盖侧面(10c)的保护膜(12c)，来抑制安装过程中的导电性材料向侧面(10c)的爬升。

公开(公告)号：CN106560915B

公开(公告)日：2021-10-01

申请号：CN201610865508.7

申请日：2016-09-29

Applicant: 松下知识产权经营株式会社

Inventor： 针贝笃史 ,  置田尚吾 ,  松原功幸

IPC: H01L21/78 ,  H01L21/60

Abstract: 本发明提供一种元件芯片的制造方法和电子部件安装结构体的制造方法。在将在元件区域形成了元件电极露出的凸部的基板进行分割来制造多个元件芯片(10)的元件芯片的制造方法中，通过蚀刻将基板进行分割后，使元件芯片(10)暴露于第2等离子体(P2)，由此在元件芯片(10)的第2面(10b)、侧面(10c)、空隙部(S)的第1面(10a)，形成由氟碳膜构成的保护膜，接下来使元件芯片(10)暴露于第3等离子体(P3)，由此使形成于空隙部(S)的保护膜的至少一部分残留，去除形成在元件芯片(10)的第2面(10b)、侧面(10c)的保护膜。由此，通过残留的保护膜来抑制安装过程中的导电性材料的爬升。

公开(公告)号：CN107871659A

公开(公告)日：2018-04-03

申请号：CN201710886275.3

申请日：2017-09-26

Applicant: 松下知识产权经营株式会社

Inventor： 松原功幸

IPC: H01L21/027 ,  G03F7/16

CPC classification number: H01L21/3065 ,  G03F7/039 ,  G03F7/091 ,  H01L21/0274 ,  H01L21/308 ,  H01L21/3086 ,  H01L21/31138 ,  H01L21/32 ,  H01L21/32136 ,  H01L21/6836 ,  H01L21/78 ,  H01L2221/68318 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L21/0273 ,  G03F7/165

Abstract: 本发明公开了一种用于通过在被保持带保持的基板上形成抗蚀剂层，然后通过等离子体蚀刻基板来制造元件芯片的制造方法。所述制造方法包括以下步骤：制备被保持在保持带上的基板的步骤，所述基板包括彼此相反的第一侧部和第二侧部，并且所述基板的第二侧部被保持在保持带上，基板还包括多个元件区域和限定元件区域中的每一个的多个分割区域；喷涂抗蚀剂溶液以形成抗蚀剂溶液的液滴的步骤，所述抗蚀剂溶液含有抗蚀剂成分和溶剂；通过从所述液滴蒸发所述溶剂并将所述抗蚀剂成分沉积在被保持在所述保持带上的所述基板的第一侧部上从而形成抗蚀剂层的步骤；图案化抗蚀剂层以在分割区域中露出基板的第一侧部的步骤；和等离子体刻蚀在基板的分割区域中被露出的第一侧部上的基板。

公开(公告)号：CN107180752A

公开(公告)日：2017-09-19

申请号：CN201710088442.X

申请日：2017-02-17

Applicant: 松下知识产权经营株式会社

Inventor： 水野文二 ,  广岛满 ,  置田尚吾 ,  松原功幸 ,  针贝笃史

IPC: H01L21/3065 ,  H01L21/82 ,  H01L23/31

CPC classification number: H01L23/3192 ,  H01L21/0212 ,  H01L21/02274 ,  H01L21/0337 ,  H01L21/268 ,  H01L21/3065 ,  H01L21/30655 ,  H01L21/311 ,  H01L21/31116 ,  H01L21/31138 ,  H01L21/56 ,  H01L21/67109 ,  H01L21/6831 ,  H01L21/6836 ,  H01L21/78 ,  H01L23/3185 ,  H01L23/544 ,  H01L23/562 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L21/82 ,  H01L23/31

Abstract: 一种元件芯片及其制造方法，用保护膜被覆解理起点来提高元件芯片的抗弯强度。该制造方法包括：准备基板的工序；激光划片工序，对基板的分割区域照射激光而形成第1及第2损伤区域；各向异性蚀刻工序，将基板暴露于第1等离子体来除去第1损伤区域，并使第2损伤区域的一部分露出。还包括：保护膜沉积工序，使保护膜沉积在元件区域、分割区域和露出的第2损伤区域的一部分；保护膜蚀刻工序，将基板暴露于第2等离子体来除去沉积在分割区域的保护膜的一部分及沉积在元件区域的保护膜，并使覆盖第2损伤区域的一部分的保护膜残留。还包括等离子体切割工序，在用支承构件支承了第2主面的状态下将基板暴露于第3等离子体来将基板分割为元件芯片。