-
公开(公告)号:CN104813439B
公开(公告)日:2017-04-12
申请号:CN201380060888.1
申请日:2013-09-10
申请人: 道康宁公司
发明人: M·罗伯达 , 克里斯多佛·帕菲纽克
IPC分类号: H01L21/02
CPC分类号: H01L21/30625 , B24B1/00 , B24B7/228 , B24B9/065 , B24B37/28 , C30B29/36 , C30B33/00 , H01L21/02008 , H01L21/02013 , H01L21/02019 , H01L21/02021 , H01L21/02024 , H01L21/02035 , H01L21/02378 , H01L21/0243 , H01L21/02529 , H01L21/02658 , H01L29/1608 , H01L29/30
摘要: 本发明涉及用于制造具有优异的弯曲度、翘曲度、总厚度变化(TTV)、局部厚度变化(LTV)和部位正面最小二乘焦平面范围(SFQR)技术规格的碳化硅晶片的方法。所得的SiC晶片具有适合SiC的外延沉积的镜状表面。在增添所述外延层后,所述弯曲度、翘曲度、总厚度变化(TTV)、局部厚度变化(LTV)和部位正面最小二乘焦平面范围(SFQR)技术规格得以保持。
-
公开(公告)号:CN106057885A
公开(公告)日:2016-10-26
申请号:CN201510754802.6
申请日:2015-11-09
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/08 , H01L21/02
CPC分类号: H01L21/26 , H01L21/324 , H01L29/0847 , H01L29/16 , H01L29/165 , H01L29/30 , H01L29/36 , H01L29/66636 , H01L29/78 , H01L29/785 , H01L21/02345 , H01L29/0607 , H01L29/66795
摘要: 半导体结构包括衬底和源极/漏极(S/D)结。S/D结与衬底相关并且包括半导体材料,该半导体材料包括锗并且半导体材料的锗的组分百分比介于约50%和约95%之间。本发明的实施例还涉及用于使用微波辐射的掺杂剂活化的方法和系统。
-
公开(公告)号:CN103493206B
公开(公告)日:2016-05-18
申请号:CN201280014875.6
申请日:2012-01-30
申请人: 特兰斯夫公司
发明人: 普里米特·帕里克 , 尤瓦扎·多拉 , 吴毅锋 , 乌梅什·米什拉 , 尼古拉斯·费希滕鲍姆
IPC分类号: H01L29/778 , H01L21/335
CPC分类号: H01L23/34 , H01L21/02118 , H01L21/0254 , H01L21/486 , H01L21/76254 , H01L23/3732 , H01L23/3738 , H01L29/0657 , H01L29/1075 , H01L29/1608 , H01L29/2003 , H01L29/30 , H01L29/66431 , H01L29/778 , H01L29/7787 , H01L2924/0002 , H01L2924/00
摘要: 本发明描述了一种III-N器件,其具有III-N层、在所述III-N层上的电极、与所述III-N层和电极相邻的钝化层、与所述钝化层和电极相邻的厚绝缘层、能够将显著热量从所述III-N器件转移出去的高导热性载体以及在所述厚绝缘层与所述载体之间的粘合层。所述粘合层将所述厚绝缘层连接于所述载体。所述厚绝缘层可以具有精确控制的厚度并且是导热的。
-
公开(公告)号:CN103635615A
公开(公告)日:2014-03-12
申请号:CN201280023709.2
申请日:2012-05-16
IPC分类号: C30B29/36 , H01L29/161
CPC分类号: H01L29/30 , C30B23/025 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/0254 , H01L29/045 , H01L29/1608 , H01L29/32 , H01L29/861
摘要: 本发明为具有基底面位错的直线性高并且基底面位错向结晶学上等价的三个 方向取向的一个或两个以上的取向区域的碳化硅单晶以及由这样的碳化硅单晶制造的碳化硅晶片和半导体器件。这样的碳化硅单晶能够通过使用{0001}面最顶部侧的偏斜角小并且偏斜方向下游侧的偏斜角大的籽晶而使新的晶体在该籽晶上生长来制造。
-
公开(公告)号:CN107180746A
公开(公告)日:2017-09-19
申请号:CN201710082552.5
申请日:2017-02-15
申请人: 松下知识产权经营株式会社
CPC分类号: H01L21/78 , H01L21/311 , H01L21/56 , H01L21/561 , H01L23/3171 , H01L23/3185 , H01L29/30 , H01L21/02 , H01L23/28 , H01L23/562
摘要: 一种元件芯片及其制造方法,用保护膜被覆解理的起点从而使元件芯片的抗弯强度提高。元件芯片的制造方法包括激光切割工序,在用支承构件进行了支承的状态下,对基板的分割区域照射激光,从而分割为具备元件区域的多个元件芯片,并且在元件芯片的端面形成损伤区域。而且包括:保护膜沉积工序,在激光切割工序之后,使保护膜沉积在第1主面以及元件芯片的端面;和保护膜蚀刻工序,在保护膜沉积工序之后,通过将元件芯片暴露于等离子体而各向异性地蚀刻保护膜,从而除去沉积在第1主面的保护膜,并且使覆盖损伤区域的保护膜残留。
-
公开(公告)号:CN103855028A
公开(公告)日:2014-06-11
申请号:CN201310064436.2
申请日:2013-02-28
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/336 , H01L21/8238 , H01L29/78 , H01L29/06
CPC分类号: H01L29/7848 , H01L21/26506 , H01L21/26513 , H01L21/26586 , H01L21/26593 , H01L21/324 , H01L21/823807 , H01L21/823814 , H01L27/092 , H01L29/0847 , H01L29/165 , H01L29/30 , H01L29/66477 , H01L29/66492 , H01L29/66545 , H01L29/6656 , H01L29/6659 , H01L29/66636 , H01L29/78 , H01L29/7833 , H01L29/7847
摘要: 一种形成半导体器件的方法包括在衬底上方形成NMOS栅极结构。该方法进一步包括紧邻NMOS栅极结构在衬底中形成非晶区。该方法还包括在非晶区中形成轻掺杂的源极/漏极(LDD)区。该方法进一步包括在NMOS栅极结构上方沉积应力膜,实施退火工艺以及去除应力膜。本发明还提供了半导体器件及其形成方法。
-
公开(公告)号:CN103803488A
公开(公告)日:2014-05-21
申请号:CN201310542944.7
申请日:2013-11-06
申请人: 英飞凌科技奥地利有限公司
IPC分类号: B81C3/00
CPC分类号: B81C3/00 , B82Y30/00 , C09J7/00 , C09J2201/602 , H01L21/268 , H01L21/302 , H01L21/306 , H01L21/3065 , H01L23/145 , H01L23/147 , H01L23/3121 , H01L23/49513 , H01L24/03 , H01L24/05 , H01L24/29 , H01L24/32 , H01L24/83 , H01L29/0657 , H01L29/30 , H01L2224/03002 , H01L2224/03009 , H01L2224/03831 , H01L2224/04026 , H01L2224/04042 , H01L2224/05076 , H01L2224/05155 , H01L2224/05166 , H01L2224/05557 , H01L2224/05568 , H01L2224/05576 , H01L2224/05611 , H01L2224/05639 , H01L2224/05644 , H01L2224/05647 , H01L2224/05655 , H01L2224/29005 , H01L2224/291 , H01L2224/2919 , H01L2224/2929 , H01L2224/29339 , H01L2224/29344 , H01L2224/29347 , H01L2224/29439 , H01L2224/32225 , H01L2224/32245 , H01L2224/48227 , H01L2224/48247 , H01L2224/73265 , H01L2224/83192 , H01L2224/83365 , H01L2224/83801 , H01L2224/83851 , H01L2224/94 , H01L2924/00014 , H01L2924/07802 , H01L2924/12042 , H01L2924/1301 , H01L2924/1305 , H01L2924/13055 , H01L2924/13091 , H01L2924/1461 , H01L2924/15747 , H01L2924/181 , Y10T29/4913 , Y10T29/49144 , Y10T29/49146 , H01L2924/0665 , H01L2224/03 , H01L2924/206 , H01L2924/01047 , H01L2924/0105 , H01L2924/01079 , H01L2924/00 , H01L2924/014 , H01L2224/05552
摘要: 本发明涉及封装纳米结构组件和用于制作封装纳米结构组件的方法。公开了一种装配组件和一种用于装配组件的方法。在一个实施例中,装配组件包括组件载体、部署在所述组件载体上的附接层和部署在所述附接层上的组件,所述组件具有面对所述组件载体的纳米结构第一主表面。
-
公开(公告)号:CN103283003A
公开(公告)日:2013-09-04
申请号:CN201080071007.2
申请日:2010-12-28
申请人: 同和电子科技有限公司 , 伟方亮有限公司
CPC分类号: H01L29/34 , H01L21/02664 , H01L21/28575 , H01L29/2003 , H01L29/30 , H01L29/452 , H01L33/16 , H01L33/22 , H01L33/32 , H01L33/40 , H01S5/0215 , H01S5/0217 , H01S5/0425 , H01S5/3202 , H01S5/32341
摘要: 本发明对于n型III族氮化物半导体获得良好的欧姆结合。在图1(b)中,在剥离层(21)上,依次成膜n型GaN层(11)、p型GaN层(13)、即进行生长工序。如图1(c)所示,在p型GaN层(13)的表面上面形成p侧电极(14)。如图1(d)所示,经由金属帽(31)在整个上面形成铜块(32)。之后,通过化学性处理去除剥离层(21),即进行剥离工序。接下来,对这个面上暴露出的n型GaN层(11)和p型GaN层(12)的层积构造进行了异方性湿式蚀刻,即进行表面蚀刻工序。如图1(f)所示,上述蚀刻后的N极性面其表面形状由{10-1-1}面群所构成的凹凸构成。其次,如图1(g)所示,在此状态的n型GaN层(11)的下面,形成n侧电极(电极)(12),即进行电极形成工序。
-
公开(公告)号:CN108682694A
公开(公告)日:2018-10-19
申请号:CN201810252167.5
申请日:2018-03-26
申请人: 3-5电力电子有限责任公司
发明人: V·杜德克
IPC分类号: H01L29/861 , H01L29/06 , H01L29/20 , H01L29/30
CPC分类号: H01L29/8613 , H01L21/187 , H01L29/20 , H01L29/32 , H01L29/36 , H01L29/66204 , H01L29/861 , H01L29/872 , H01L29/0684 , H01L29/30
摘要: 堆叠状III‑V族半导体二极管,具有至少1019N/cm3掺杂剂浓度的n+层、1012‑1016掺杂剂浓度和10‑300μm厚的n‑层、5·1018‑5·1020掺杂剂浓度和大于2μm厚的p+层,它们以所提及的顺序依次跟随,包括GaAs化合物,n+层或p+层构造为衬底,n‑层下侧与n+层上侧材料锁合连接,n‑层与p+层之间布置掺杂中间层,其具有上侧和下侧,其下侧与n‑层上侧且其上侧与p+层下侧材料锁合连接,中间层与n‑层且与p+层材料锁合地连接且p掺杂,堆叠状III‑V族半导体二极管包括大于0.5μm层厚度的第一缺陷层,其布置在p‑层内且具有1·1013至5·1016N/cm3的缺陷浓度。
-
公开(公告)号:CN108604572A
公开(公告)日:2018-09-28
申请号:CN201680081960.2
申请日:2016-12-16
申请人: 奥斯坦多科技公司
发明人: G.巴蒂尼卡 , K.亚达瓦利 , 范谦 , B.A.哈斯克尔 , H.S.埃尔-古劳里
CPC分类号: H01L21/02035 , H01L21/02002 , H01L21/02164 , H01L21/0217 , H01L21/02172 , H01L21/02274 , H01L22/12 , H01L22/20 , H01L23/3171 , H01L23/562 , H01L24/94 , H01L29/2003 , H01L29/30 , H01L2224/94 , H01L2924/3511
摘要: 一种用以改善半导体晶片的平面度的方法和由该方法制成的组件。在该方法的一个优选实施例中,具有预定厚度或图案的诸如SiO2的压缩PECVD氧化物层被沉积在具有不合意的翘曲或弯曲的半导体晶片的第二表面上。沉积的氧化物层的厚度或图案由测量的半导体晶片的翘曲或弯曲来确定。压缩氧化物层在半导体晶片的第二表面上引发抵消的压缩力,以降低跨半导体晶片的主表面的翘曲和弯曲。
-
-
-
-
-
-
-
-
-