利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

31 条记录 (耗时 0.014 秒)

    一种数据的兼容方法、板间消息的兼容方法及相应系统
    11.
    发明授权
    一种数据的兼容方法、板间消息的兼容方法及相应系统 有权

    公开(公告)号：CN102495739B

    公开(公告)日：2017-05-24

    申请号：CN201110343640.9

    申请日：2011-11-03

    申请人： 中兴通讯股份有限公司

    发明人： 张明之 ,  胡志锋 ,  吴展 ,  张浩

    IPC分类号： G06F9/445 ,  G06F11/14

    CPC分类号： G06F11/1629

    摘要： 一种数据的兼容方法、板间消息的兼容方法及相应系统，所述数据兼容方法应用于采用主备倒换机制进行软件版本升级的过程中，在备用控制板下载了新版本软件后，包括：主用控制板和所述备用控制板分别提取本地数据库中各类结构体的结构体信息；所述结构体信息中至少包括对应结构体的长度信息；所述主用控制板将本地各类结构体的结构体信息发送给所述备用控制板；对于接收到的每一结构体信息，所述备用控制板分别与本地相应结构体的结构体信息进行比对，如不一致，则将所述主用控制板同步到本地的属于该结构体的数据扩展为该结构体在本地的长度后，再保存到该结构体在本地数据库的相应位置。采用本发明后，完全满足不中断业务进行数据兼容的要求。

    基于生物免疫机制的胚胎阵列故障诊断系统及诊断方法
    12.
    发明公开
    基于生物免疫机制的胚胎阵列故障诊断系统及诊断方法 有权

    公开(公告)号：CN105446836A

    公开(公告)日：2016-03-30

    申请号：CN201511021469.4

    申请日：2015-12-31

    申请人： 中国科学院半导体研究所

    发明人： 肖艺 ,  鲁华祥 ,  陈刚 ,  陈旭

    IPC分类号： G06F11/16

    CPC分类号： G06F11/1629 ,  G06F11/165

    摘要： 本发明公开了一种基于生物免疫机制的胚胎阵列故障诊断系统，所述故障诊断系统包括故障诊断装置和加设在监测对象处的免疫判断模块，其中：所述故障诊断装置用于判断监测对象的故障状态向其发回反馈信号，根据监测对象发回的反馈信号判断自身故障状态，其包括：控制切换模块、比较器、免疫自测模块、配置信息寄存模块、可编程逻辑模块和多个输入信号选通器；所述免疫判断模块用于根据所述故障诊断装置发出的信号判断自身故障状态以及向故障诊断装置发回反馈信号。发明通过分布式故障检测减小了单点失效对故障检测的影响，通过动态配置减少胚胎细胞内固定冗余的资源消耗。通过多模块、多数信号与多周期联合故障确认，提高了诊断的可靠性。

    用于锁步同步的系统和方法
    13.
    发明授权
    用于锁步同步的系统和方法 有权

    公开(公告)号：CN102939591B

    公开(公告)日：2015-03-25

    申请号：CN201180028954.8

    申请日：2011-03-22

    申请人： 吉林克斯公司

    发明人： 葛兰·C·史提能

    IPC分类号： G06F11/16

    CPC分类号： G06F11/1679 ,  G06F11/1629

    摘要： 本发明提供一种用于对第一电路（406、508、610）和第二电路（408、510、612）进行同步的方法和系统。发信号通知所述第一和第二电路，以各自产生各自的波形输出。确定在从所述第一与第二电路输出的所产生的波形之间的相位差。所述第一电路和/或第二电路的时钟（404、502、504、602、604）通过对应于所述确定的相位差的量而进行调整。响应于所述相位差小于阈值，发信号通知所述第一和第二电路以开始正常的运作。

    具有动态锁步支持的高速缓存存储器
    15.
    发明公开
    具有动态锁步支持的高速缓存存储器 无效

    公开(公告)号：CN102750227A

    公开(公告)日：2012-10-24

    申请号：CN201210116609.6

    申请日：2012-04-19

    申请人： 飞思卡尔半导体公司

    发明人： 威廉·C·莫耶

    IPC分类号： G06F12/08

    CPC分类号： G06F12/0848 ,  G06F11/1629 ,  G06F11/1658 ,  G06F12/0815 ,  G06F12/126 ,  G06F2201/845 ,  G06F2212/1016

    摘要： 公开了一种具有动态锁步支持的高速缓存存储器。可以以将高速缓存的第一部分(例如，81)专用于锁步模式执行，而提供第二(或剩余)部分(例如，82)用于非锁步执行模式的方式来划分高速缓存存储装置。例如，在使用被组织为集相关联高速缓存的高速缓存存储的实施例中，可以通过保留高速缓存中通道的子集以当在锁步模式中操作时使用来实现划分。剩余通道的一些或全部可用于当在非锁步执行模式中操作时使用。在一些实施例中，可以以相似的方式保留高速缓存集的子集而不是高速缓存通道，但为了具体说明，随后的说明书的大部分强调通道分区的实施例。

    多处理器数据处理系统中的调试信令
    16.
    发明公开
    多处理器数据处理系统中的调试信令 有权

    公开(公告)号：CN102365624A

    公开(公告)日：2012-02-29

    申请号：CN201080015511.0

    申请日：2010-03-23

    申请人： 飞思卡尔半导体公司

    发明人： 威廉·C·莫耶 ,  吉米·谷穆佳

    IPC分类号： G06F9/46 ,  G06F9/06 ,  G06F15/163

    CPC分类号： G06F11/1679 ,  G06F11/1629 ,  G06F11/1695 ,  G06F11/3632

    摘要： 一种系统包括第一处理器(12)、第二处理器(14)、被耦合到第一处理器的第一时钟(54)、以及被耦合到第一处理器和第二处理器的第三时钟(56)。第一处理器包括被耦合以接收第三时钟的调试电路(58)、被耦合以接收第一时钟的同步电路(48、43)，其中，同步电路接收用于进入调试模式的第一请求，并提供第一同步调试进入请求信号(51或25)，并且其中，所述第一同步调试进入请求信号相对于第一时钟是同步的；以及输入端，其用于从第二处理器接收第二同步调试进入请求信号(27)，其中，第一处理器等待进入调试模式，直至第一同步调试进入请求信号和第二同步调试进入请求信号两者被断言。

    一种集成电路IC芯片的冗余电路及其使用方法
    18.
    发明公开
    一种集成电路IC芯片的冗余电路及其使用方法 无效

    公开(公告)号：CN109032852A

    公开(公告)日：2018-12-18

    申请号：CN201810821606.X

    申请日：2018-07-24

    申请人： 郑州云海信息技术有限公司

    发明人： 胡广建

    IPC分类号： G06F11/16 ,  G06F11/20

    CPC分类号： G06F11/1629 ,  G06F11/2023

    摘要： 本申请实施例公开了一种集成电路IC芯片的冗余电路及其使用方法，冗余电路包括第一IC芯片、第二IC芯片和控制器，且冗余电路的初始状态为第一IC芯片为使能状态，第二IC芯片为未使能状态；在初始状态下第一IC芯片对输入信号进行处理操作，输出输入信号对应的第一输出信号；并且，对输入的校验信号进行校验操作，得到第一校验结果；如果控制器判断第一校验结果不符合目标校验结果，则控制关断第一IC芯片，并控制使能第二IC芯片；在使能状态下，第二IC芯片对输入信号进行处理操作，输出第二输出信号。这样，即使使能的IC芯片故障，也能够对另一个IC芯片切换为使能状态，不影响该冗余电路的正常输出，从而能够提高该冗余电路的可靠性和安全性。