利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

50 条记录 (耗时 0.02 秒)

    数据处理系统
    15.
    发明授权
    数据处理系统 失效 转让

    公开(公告)号：CN1154944C

    公开(公告)日：2004-06-23

    申请号：CN99119797.6

    申请日：1999-08-13

    申请人： 马科尼英国知识产权有限公司

    发明人： R·G·斯特兰格 ,  J·M·桑德斯 ,  P·S·古拉亚

    IPC分类号： G06F15/167

    CPC分类号： G06F11/1695 ,  G06F11/1679

    摘要： 数据处理系统包括被第一和第二数据处理器电路共享的公用存储器，每一个处理器电路执行相同的操作步骤序列，都与该公用存储器连接。连接在第一数据处理器电路和公用存储器之间的隔离装置把第一处理器电路执行的存取限制为只读存取。第一处理器电路执行每一操作步骤比第二数据处理器电路晚预定一段时间。一比较器比较这两个处理器电路的输出信号，以便检测错误操作，在比较之前，第二处理器电路的输出被延迟该段预定时间。

    半导体器件
    16.
    发明授权
    半导体器件 有权

    公开(公告)号：CN103778028B

    公开(公告)日：2018-05-22

    申请号：CN201310487949.4

    申请日：2013-10-17

    申请人： 瑞萨电子株式会社

    发明人： 伊藤雅之

    IPC分类号： G06F11/00

    CPC分类号： G06F11/10 ,  G06F11/1641 ,  G06F11/1695 ,  G06F2201/83

    摘要： 一种半导体器件，包括：第一处理器；第二处理器；第一延迟电路，将向第一处理器中输入的信号延迟预定义数目的周期并且向第二处理器中输入该信号；第一压缩电路，将来自第一处理器的n位宽度的信号压缩成m位宽度的信号（其中m

    一种CPCI中断丢失的补偿方法
    17.
    发明公开
    一种CPCI中断丢失的补偿方法 无效

    公开(公告)号：CN106802843A

    公开(公告)日：2017-06-06

    申请号：CN201611173971.1

    申请日：2016-12-19

    申请人： 中国电子科技集团公司第二十研究所

    发明人： 金仲乾 ,  李文举

    IPC分类号： G06F11/16 ,  G06F13/42

    CPC分类号： G06F11/1695 ,  G06F13/423 ,  G06F2213/0024

    摘要： 本发明提供了一种CPCI中断丢失的补偿方法，外部输入的差分时统信号转为3.3V的LVTTL信号，在LVTTL信号下降沿启动定时器1和定时器2，定时器1用于产生20us脉宽的中断信号，定时器2对雷达中心机响应中断的时间进行计时，同时置中断状态寄存器为有效状态；若中心机响应中断，则在ISR中置中断状态寄存器为无效状态；否则，在定时器2计数够40us时，对定时器1和定时器2复位，以产生中断补偿信号；中断补偿信号和定时器1产生的中断信号相与，产生最终送雷达中心机的中断信号。本发明能够解决CPCI中断的丢失问题，而且不会降低系统的实时性。

    多处理器延迟执行的方法和系统
    18.
    发明授权
    多处理器延迟执行的方法和系统 有权

    公开(公告)号：CN103197914B

    公开(公告)日：2015-12-02

    申请号：CN201310002126.8

    申请日：2013-01-04

    申请人： 国际商业机器公司

    发明人： M.D.贝洛斯 ,  M.S.弗雷德里克森 ,  S.D.弗赖 ,  S.P.琼斯 ,  C.B.麦克布莱德

    IPC分类号： G06F9/30 ,  G06F11/36

    CPC分类号： G06F1/12 ,  G06F5/065 ,  G06F11/1695 ,  G06F11/366 ,  G06F2205/067

    摘要： 公开了一种方法、系统和可装卸计算机卡。第一先入先出（FIFO）存储器可以从包括第一处理器的第一处理器组接收第一处理器输入。第一处理器组被配置为基于包括一组输入信号、时钟信号和对应数据的第一处理器输入来执行程序代码。第一FIFO可以存储第一处理器输入，并且可以根据第一延迟向第二FIFO存储器和第二处理器输出第一处理器输入。第二FIFO存储器可以存储第一处理器输入，并且可以根据第二延迟向第三处理器输出第一处理器输入。响应于第一处理器输入，第二处理器可以执行程序代码的至少第一部分，第三处理器可以执行程序代码的至少第二部分。