薄膜晶体管阵列面板及相关制造方法

    公开(公告)号:CN114914305A

    公开(公告)日:2022-08-16

    申请号:CN202210555540.0

    申请日:2017-09-05

    摘要: 提供了一种薄膜晶体管阵列面板和相关制造方法。所述薄膜晶体管阵列面板包括晶体管,所述晶体管可以包括半导体、源电极、漏电极和栅电极。半导体可以包括第一掺杂区、第二掺杂区、源区、漏区和沟道区。沟道区设置在源区与漏区之间。第一掺杂区设置在沟道区与源区之间。第二掺杂区设置在沟道区与漏区之间。第一掺杂区的掺杂浓度低于源区的掺杂浓度。第二掺杂区的掺杂浓度低于漏区的掺杂浓度。源电极电连接到源区。漏电极电连接到漏区。栅电极与沟道区叠置。

    显示装置
    26.
    发明授权

    公开(公告)号:CN109427823B

    公开(公告)日:2023-12-26

    申请号:CN201810994061.2

    申请日:2018-08-29

    摘要: 本发明公开了一种显示装置,包括基板、在基板上的薄膜晶体管和在基板上且与薄膜晶体管电连接的显示元件。薄膜晶体管包括在基板上方的有源层、在有源层上方的栅极、与栅极连接的栅极线以及在有源层和栅极之间的栅极绝缘膜。有源层包括与栅极交叠的沟道区以及在沟道区的各侧上的漏极区和源极区。将漏极区和源极区以最短距离连接的直线的长度可以大于平行于该直线的栅极线的宽度。

    薄膜晶体管阵列面板及相关制造方法

    公开(公告)号:CN107799603B

    公开(公告)日:2022-08-23

    申请号:CN201710790406.8

    申请日:2017-09-05

    摘要: 提供了一种薄膜晶体管阵列面板和相关制造方法。所述薄膜晶体管阵列面板包括晶体管,所述晶体管可以包括半导体、源电极、漏电极和栅电极。半导体可以包括第一掺杂区、第二掺杂区、源区、漏区和沟道区。沟道区设置在源区与漏区之间。第一掺杂区设置在沟道区与源区之间。第二掺杂区设置在沟道区与漏区之间。第一掺杂区的掺杂浓度低于源区的掺杂浓度。第二掺杂区的掺杂浓度低于漏区的掺杂浓度。源电极电连接到源区。漏电极电连接到漏区。栅电极与沟道区叠置。

    显示装置
    28.
    发明公开
    显示装置 审中-实审

    公开(公告)号:CN109427823A

    公开(公告)日:2019-03-05

    申请号:CN201810994061.2

    申请日:2018-08-29

    IPC分类号: H01L27/12 H01L27/32

    摘要: 本发明公开了一种显示装置,包括基板、在基板上的薄膜晶体管和在基板上且与薄膜晶体管电连接的显示元件。薄膜晶体管包括在基板上方的有源层、在有源层上方的栅极、与栅极连接的栅极线以及在有源层和栅极之间的栅极绝缘膜。有源层包括与栅极交叠的沟道区以及在沟道区的各侧上的漏极区和源极区。将漏极区和源极区以最短距离连接的直线的长度可以大于平行于该直线的栅极线的宽度。

    触摸面板以及制造触摸面板的方法

    公开(公告)号:CN104834398A

    公开(公告)日:2015-08-12

    申请号:CN201410676461.0

    申请日:2014-11-21

    IPC分类号: G06F3/041

    摘要: 本发明涉及触摸面板以及制造触摸面板的方法。触摸面板包括多个感测电极、多条配线以及静电放电图案。多个感测电极布置在基板上。多条配线从多个感测电极延伸。多条配线的底部表面具有与多个感测电极的底部表面相同的高度。静电放电图案电连接至多条配线。