公开(公告)号：CN115988872A

公开(公告)日：2023-04-18

申请号：CN202210802234.2

申请日：2022-07-07

申请人： 三星电子株式会社

发明人： 金孝燮 ,  安濬爀 ,  李明东 ,  金熙中 ,  李基硕 ,  李志勋 ,  黄有商

IPC分类号： H10B12/00 ,  H10B61/00 ,  H10B63/00 ,  H10B63/10

摘要： 提供了一种半导体存储器装置，所述半导体存储器装置包括：第一杂质区，位于基底中；第一位线，跨越基底并且连接到第一杂质区；位线接触件，位于第一位线与第一杂质区之间；以及接触欧姆层，位于位线接触件与第一杂质区之间，其中，位线接触件的底表面的宽度大于接触欧姆层的底表面的宽度。

公开(公告)号：CN108155147B

公开(公告)日：2023-04-18

申请号：CN201711224331.3

申请日：2017-11-29

申请人： 三星电子株式会社

发明人： 李基硕 ,  尹灿植 ,  洪镇宇 ,  金根楠 ,  金桐晤 ,  金奉秀 ,  朴济民 ,  李昊仁 ,  张成豪 ,  郑基旭 ,  黄有商

IPC分类号： H01L21/768 ,  H01L23/528

摘要： 本公开提供了半导体存储器件及其制造方法。一种制造半导体存储器件的方法可以包括：提供包括单元阵列区域和外围电路区域的衬底；形成覆盖单元阵列区域并暴露外围电路区域的至少一部分的掩模图案；在由掩模图案暴露的外围电路区域上生长半导体层，使得半导体层具有与衬底不同的晶格常数；形成覆盖单元阵列区域并暴露半导体层的缓冲层；形成覆盖缓冲层和半导体层的导电层；以及图案化导电层以在单元阵列区域上形成导电线以及在外围电路区域上形成栅电极。

公开(公告)号：CN115942742A

公开(公告)日：2023-04-07

申请号：CN202210620882.6

申请日：2022-06-01

申请人： 三星电子株式会社

发明人： 李基硕 ,  金根楠 ,  金熙中 ,  李元锡 ,  赵珉熙

IPC分类号： H10B12/00

摘要： 公开了一种半导体存储器件。所述半导体存储器件可以包括：位线，所述位线在第一方向上延伸；字线，所述字线在与所述第一方向垂直的第二方向上延伸；沟道图案，所述沟道图案位于所述位线上，所述沟道图案包括：连接到所述位线的水平沟道部分，以及从所述水平沟道部分起在与所述第一方向和所述第二方向垂直的第三方向上延伸的垂直沟道部分；以及栅极绝缘图案，所述栅极绝缘图案位于所述字线与所述沟道图案之间。所述沟道图案的所述水平沟道部分可以被设置为平行于向所述第一方向和所述第二方向倾斜的第四方向。

公开(公告)号：CN115662991A

公开(公告)日：2023-01-31

申请号：CN202210585531.6

申请日：2022-05-26

申请人： 三星电子株式会社

发明人： 赵珉熙 ,  柳民泰 ,  柳成原 ,  李元锡 ,  朴玄睦 ,  李基硕

IPC分类号： H01L27/088 ,  H01L21/8234 ,  H10B12/00

摘要： 可以提供一种半导体器件，该半导体器件包括：在基板上的导电线；在导电线上的第一栅电极；在第一栅电极上通过栅极隔离绝缘层分隔开的第二栅电极；在第一栅电极的侧表面上的第一沟道层，并且第一栅极绝缘层在它们之间；在第一栅电极的另一侧表面上的第一源极/漏极区；第二沟道层，在第二栅电极的在与第一沟道层相反的一侧的另一侧表面上并且第二栅极绝缘层在它们之间；在第二沟道层上的第二源极/漏极区；以及第三源极/漏极区，在第一沟道层上以及在第二栅电极的与第一沟道层在同一侧的侧表面上。

公开(公告)号：CN115411039A

公开(公告)日：2022-11-29

申请号：CN202210591218.3

申请日：2022-05-26

申请人： 三星电子株式会社

发明人： 金恩靓 ,  金孝燮 ,  崔宰福 ,  安容奭 ,  安濬爀 ,  李基硕 ,  李明东 ,  崔允荣

IPC分类号： H01L27/108 ,  H01L21/8242

摘要： 一种半导体存储器件，包括：器件隔离图案，在衬底上并限定第一有源部分；在第一有源部分上的第一存储节点焊盘；在衬底中并延伸跨过第一有源部分的字线；在第一存储节点焊盘上并跨越字线的位线；在位线的一侧上并与第一存储节点焊盘相邻的存储节点接触；以及在存储节点接触和第一存储节点焊盘之间的欧姆接触层。欧姆接触层的底表面被圆化。

公开(公告)号：CN113809146A

公开(公告)日：2021-12-17

申请号：CN202110222725.5

申请日：2021-02-26

申请人： 三星电子株式会社

发明人： 安志荣 ,  韩昇煜 ,  金成焕 ,  朴瑞龙 ,  李基硕 ,  崔允荣 ,  韩泰熙 ,  洪智硕

IPC分类号： H01L29/06 ,  H01L23/538 ,  H01L27/108

摘要： 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。

公开(公告)号：CN107077276B

公开(公告)日：2021-07-20

申请号：CN201580055979.5

申请日：2015-10-15

申请人： 三星电子株式会社

发明人： 洪道义 ,  田敬薰 ,  吴智成 ,  李基硕 ,  崔东柱

IPC分类号： G06F3/0484 ,  G06F3/0488

摘要： 本公开涉及传感器网络、机器类型通信(MTC)、机器与机器(M2M)通信、以及用于物联网的技术(IoT)。基于诸如智能家居、智能建筑、智能城市、智能汽车、互联汽车、医疗保健、数字教育、智能零售、安全以及安保服务的上述技术，本公开可以应用于智能服务。提供了一种由电子设备提供用户界面(UI)的方法。该方法包括显示控制UI、经由显示的控制UI接收第一拖动输入、并且当第一拖动输入的方向对应于第一方向时在预设位置处显示光标UI。根据本公开的实施例，可以提供通过其电子设备可以容易地接收用户输入的UI。更具体地，在包括单手输入的有限输入状态下，用户可以容易地做出用于选择显示在显示单元上的项目的输入，并且因此，可以提高用户便利性。

公开(公告)号：CN112750829A

公开(公告)日：2021-05-04

申请号：CN202010801170.5

申请日：2020-08-11

申请人： 三星电子株式会社

发明人： 慎重赞 ,  金昌圭 ,  金熙中 ,  慎一縡 ,  安泰炫 ,  李基硕 ,  赵银珠 ,  崔贤根 ,  朴成珉 ,  李雅蓝 ,  韩相然 ,  黄有商

IPC分类号： H01L27/108 ,  H01L21/8242

摘要： 提供了一种三维半导体存储器装置。所述三维半导体存储器装置包括：第一半导体图案，第一半导体图案在基底上彼此竖直地分隔开，每个第一半导体图案包括彼此分隔开的第一端部和第二端部以及彼此分隔开以连接第一端部和第二端部的第一侧表面和第二侧表面；第一源/漏区和第二源/漏区，设置在每个第一半导体图案中并且分别与第一端部和第二端部相邻；沟道区，位于每个第一半导体图案中并且在第一源/漏区与第二源/漏区之间；第一字线，与第一侧表面和沟道区相邻并且竖直地延伸；以及栅极绝缘层，置于第一字线与第一侧表面之间。栅极绝缘层可以延伸，以置于第一源/漏区之间。

公开(公告)号：CN110797322A

公开(公告)日：2020-02-14

申请号：CN201910708940.9

申请日：2019-08-01

申请人： 三星电子株式会社

发明人： 金熙中 ,  李基硕 ,  金根楠 ,  黄有商

IPC分类号： H01L23/528 ,  H01L27/108 ,  G11C5/06 ,  G11C7/18 ,  G11C11/401

摘要： 半导体装置可以包括堆叠结构，该堆叠结构包括竖直堆叠在衬底上的多个层，以及竖直延伸以穿透堆叠结构的多个栅电极。多个层中的每一个可包括多个半导体图案，其沿第一方向平行延伸；位线，其电连接到半导体图案并沿与第一方向相交的第二方向延伸；第一气隙，其在位线上；以及数据存储元件，其电连接到半导体图案中的对应的一个。第一气隙插入在多个层中的第一层的位线和多个层中的第二层的位线之间。

公开(公告)号：CN110047814A

公开(公告)日：2019-07-23

申请号：CN201910037891.0

申请日：2019-01-15

申请人： 三星电子株式会社

发明人： 洪智硕 ,  李基硕 ,  朴济民 ,  黄有商

IPC分类号： H01L23/538 ,  H01L21/768

摘要： 一种半导体器件，包括：半导体衬底上的层间绝缘层、在层间绝缘层中的通路塞和通路塞上的布线线路，其中通路塞和布线线路彼此耦接并形成阶梯结构。半导体器件包括在层间绝缘层和通路塞之间的第一气隙区、以及在层间绝缘层和布线线路之间的第二气隙区。第一气隙区和第二气隙区彼此不竖直重叠。