利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

13 条记录 (耗时 0.026 秒)

    制造半导体器件的方法
    1.
    发明授权
    制造半导体器件的方法 有权

    公开(公告)号：CN110783181B

    公开(公告)日：2023-07-07

    申请号：CN201910210667.7

    申请日：2019-03-19

    申请人： 三星电子株式会社

    发明人： 朴成珉 ,  张世明 ,  金奉秀 ,  朴济民

    IPC分类号： H01L21/033 ,  H01L21/308

    摘要： 本发明涉及制造半导体器件的方法。一种方法包括：通过在衬底上沉积支撑掩模层、多晶硅层和硬掩模层并蚀刻硬掩模层，来形成硬掩模图案；通过使用硬掩模作为蚀刻掩模蚀刻多晶硅层来形成预多晶硅图案；氧化预多晶硅图案的侧表面，以形成多晶硅图案和氧化硅层；形成覆盖氧化硅层的侧面的隔墙图案；在支撑掩模层的顶表面上形成牺牲层，以覆盖氧化硅层和隔墙图案；蚀刻牺牲层和氧化硅层；通过使用多晶硅图案和隔墙图案作为蚀刻掩模蚀刻支撑掩模层来形成支撑掩模图案；以及通过使用支撑掩模图案作为蚀刻掩模蚀刻衬底来形成触发引脚。

    三维半导体存储器装置
    2.
    发明公开
    三维半导体存储器装置 审中-实审

    公开(公告)号：CN112750829A

    公开(公告)日：2021-05-04

    申请号：CN202010801170.5

    申请日：2020-08-11

    申请人： 三星电子株式会社

    发明人： 慎重赞 ,  金昌圭 ,  金熙中 ,  慎一縡 ,  安泰炫 ,  李基硕 ,  赵银珠 ,  崔贤根 ,  朴成珉 ,  李雅蓝 ,  韩相然 ,  黄有商

    IPC分类号： H01L27/108 ,  H01L21/8242

    摘要： 提供了一种三维半导体存储器装置。所述三维半导体存储器装置包括：第一半导体图案，第一半导体图案在基底上彼此竖直地分隔开，每个第一半导体图案包括彼此分隔开的第一端部和第二端部以及彼此分隔开以连接第一端部和第二端部的第一侧表面和第二侧表面；第一源/漏区和第二源/漏区，设置在每个第一半导体图案中并且分别与第一端部和第二端部相邻；沟道区，位于每个第一半导体图案中并且在第一源/漏区与第二源/漏区之间；第一字线，与第一侧表面和沟道区相邻并且竖直地延伸；以及栅极绝缘层，置于第一字线与第一侧表面之间。栅极绝缘层可以延伸，以置于第一源/漏区之间。

    形成半导体器件的方法
    3.
    发明公开
    形成半导体器件的方法 审中-公开

    公开(公告)号：CN111180315A

    公开(公告)日：2020-05-19

    申请号：CN201911101635.X

    申请日：2019-11-12

    申请人： 三星电子株式会社

    发明人： 朴成珉 ,  张世明 ,  金奉秀 ,  朴济民

    IPC分类号： H01L21/033

    摘要： 一种形成半导体器件的方法包括：在下结构上形成第一牺牲图案；在第一牺牲图案之间形成具有“U”形的第一剩余掩模层，以使第一剩余掩模层与第一牺牲图案接触；通过图案化第一剩余掩模层形成第一剩余掩模图案，第一剩余掩模图案中的每一个包括平行于下结构的上表面的水平部分和垂直于下结构的上表面的竖直部分；形成与第一剩余掩模图案的竖直部分间隔开的第二掩模图案；去除在形成第二掩模图案之后剩余的第一牺牲图案；以及通过蚀刻第一剩余掩模图案的水平部分形成第一掩模图案。

    半导体存储器装置及其制造方法
    5.
    发明公开
    半导体存储器装置及其制造方法 审中-公开

    公开(公告)号：CN118555825A

    公开(公告)日：2024-08-27

    申请号：CN202311818795.2

    申请日：2023-12-27

    申请人： 三星电子株式会社

    发明人： 李常铉 ,  李基硕 ,  朴硕韩 ,  朴成珉 ,  慎一縡 ,  李东俊 ,  韩珍优

    IPC分类号： H10B12/00

    摘要： 一种半导体存储器装置，包括：半导体衬底；堆叠结构，其包括交替地堆叠在半导体衬底上的字线和层间电介质图案；蚀刻停止层，其在堆叠结构上；半导体图案，其穿透字线；位线，其与半导体图案接触；封盖电介质图案，其位于位线和字线之间，封盖电介质图案覆盖字线的侧壁；以及数据存储元件，其在半导体衬底上，其中，蚀刻停止层的底表面的水平高度与数据存储元件的顶表面的水平高度相同。

    情境识别装置及方法
    6.
    发明授权
    情境识别装置及方法 有权

    公开(公告)号：CN103369645B

    公开(公告)日：2019-03-08

    申请号：CN201310115472.7

    申请日：2013-04-03

    申请人： 三星电子株式会社

    发明人： 洪炫秀 ,  李在勉 ,  吴智宪 ,  朴敬夏 ,  朴成珉

    IPC分类号： H04W52/02 ,  H04M1/73 ,  H04M1/725

    摘要： 提供了用于应用处理器和微控制单元的情境识别方法和装置。确定是否满足切换到睡眠模式的操作切换条件。当满足操作切换条件时，向微控制单元发送执行情境识别功能的请求。当微控制单元执行情境识别功能时，应用处理器切换到睡眠模式。微控制单元以预先存储的时间间隔收集传感器数据，并根据传感器数据更新以前存储的状态信息。

    半导体存储器件
    8.
    发明公开
    半导体存储器件 审中-实审

    公开(公告)号：CN116249347A

    公开(公告)日：2023-06-09

    申请号：CN202211547941.8

    申请日：2022-12-05

    申请人： 三星电子株式会社

    发明人： 李基硕 ,  姜泰逵 ,  金根楠 ,  朴成珉 ,  安泰炫 ,  李常铉 ,  张殷硕 ,  郑文泳 ,  郑义撤 ,  崔贤根

    IPC分类号： H10B12/00

    摘要： 一种半导体存储器件包括：字线，平行于半导体基板的顶表面延伸；沟道图案，与字线交叉并具有平行于所述顶表面的长轴；位线，垂直于所述顶表面延伸并与沟道图案的第一侧表面接触；以及数据存储元件，与沟道图案的与第一侧表面相反的第二侧表面接触。沟道图案包括与位线相邻的第一掺杂区域、与数据存储元件相邻的第二掺杂区域以及在第一掺杂区域和第二掺杂区域之间并与字线重叠的沟道区域。第一掺杂区域和第二掺杂区域中的至少一个包括与沟道区域相邻的低浓度区域和与沟道区域间隔开的高浓度区域。