-
公开(公告)号：CN102412181A
公开(公告)日：2012-04-11
申请号：CN201010292403.X
申请日：2010-09-19
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L21/762 , H01L21/265
Abstract: 一种浅沟槽隔离结构形成方法，其特征在于，包括：提供表面依次形成有衬垫氧化层和硬掩膜层的衬底；在所述硬掩膜层、衬垫氧化层和衬底内形成沟槽；形成填充所述沟槽的填充介质层；去除所述硬掩膜层，暴露出衬垫氧化层；对所述暴露出的衬垫氧化层进行掺杂离子注入，形成掺杂衬垫氧化层；去除所述掺杂衬垫氧化层暴露出衬底。本发明能够避免形成在浅沟槽隔离结构两侧相邻的多晶硅栅极结构出现穿通或者短路现象。
-
公开(公告)号：CN111952446A
公开(公告)日：2020-11-17
申请号：CN201910403390.X
申请日：2019-05-15
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L45/00
Abstract: 一种阻变随机存取存储器的结构及其形成方法，形成方法包括：提供衬底；在所述衬底上形成底部电极；在底部电极上形成阻变层；在所述阻变层上形成顶部电极；在所述顶部电极的顶部表面、顶部电极的侧壁表面和所述阻变层的侧壁表面形成第一保护层。所形成的阻变随机存取存储器性能得到提升。
-
公开(公告)号：CN106571289B
公开(公告)日：2020-01-03
申请号：CN201510670150.8
申请日：2015-10-13
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有底部电极；步骤S2：在所述底部电极上沉积阻变材料层并在沉积过程中选用全氟化合物进行原位清洗，以降低所述阻变材料层中氧的含量。通过所述方法可以控制所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random Access Memory，RRAM)的需求，所述方法简单易行，而且能够更好的控制所述阻变材料层中的氧含量，进一步提高阻变式存储器的性能和良率。
-
公开(公告)号：CN105448703B
公开(公告)日：2019-03-19
申请号：CN201410427703.2
申请日：2014-08-27
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor： 杨芸
IPC: H01L21/311
Abstract: 本发明公开一种刻蚀方法。该方法能够保护浮置栅侧壁并且形成较好的有源区角。该方法包括：在衬底上依次形成有源区、隧道氧化物层、多晶硅层、掩膜层；在隧道氧化物层、多晶硅层、掩膜层中形成沟槽；在所述沟槽侧壁上形成保护膜；对所述有源区进行刻蚀；以及去除保护膜。
-
公开(公告)号：CN105575904B
公开(公告)日：2018-11-16
申请号：CN201410527831.4
申请日：2014-10-09
Applicant: 中芯国际集成电路制造(上海)有限公司
Inventor： 杨芸
IPC: H01L27/11521 , H01L21/768
CPC classification number: H01L21/76897 , H01L21/76837 , H01L27/11521 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件的制造方法包括：步骤S101：在半导体衬底上形成包括浮栅、控制栅、控制栅侧壁以及源极和漏极的前端器件；步骤S102：形成覆盖所述前端器件的拟形成接触孔的区域的牺牲层；步骤S103：形成覆盖所述牺牲层与所述前端器件的未被所述牺牲层覆盖的区域的层间介电层；步骤S104：通过CMP去除所述层间介电层位于所述牺牲层的上方的部分；步骤S105：去除所述牺牲层以形成接触孔。该方法可以避免对控制栅侧壁造成不当刻蚀，能够提高半导体器件的性能和良率。本发明的电子装置包括采用上述方法制得的半导体器件，同样具有上述优点。
-
Patent Agency Ranking
公开(公告)号：CN105206611B
公开(公告)日：2018-09-07
申请号：CN201410268365.2
申请日：2014-06-16
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11524
Abstract: 本发明提供了一种Flash器件及其制备方法，通过在Nor Flash的控制栅内制备形成金属硅化物，相比较传统的Nor Flash器件而言，有效降低了控制栅电阻，提升单元区的编程能力的擦/写效率，并改善升单元区的循环特性以及RC延迟，同时本发明可适用于55nm及以下工艺中，有利于进一步缩小关键尺寸，制备出体积更小、性能更好的Flash器件。
-
公开(公告)号：CN104934378B
公开(公告)日：2018-08-14
申请号：CN201410109948.0
申请日：2014-03-21
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L21/768 , H01L27/115 , H01L23/522
Abstract: 本发明公开了一种Flash器件及其制备方法，通过仅去除位于字线带状接触区的字线带上表面的氮化硅层，于字线带顶部形成金属硅化物层，即通过增强带状单元接触孔内的金属材料与字线带上形成的金属硅化物之间的欧姆接触来降低字线带的接触电阻，相比较现有技术中制备的Flash器件降低了字线带的接触电阻，进而提高Flash器件编程（写）操作能力和擦写效率，同时有效的改善电容电阻延迟，进一步的提高Flash器件的性能。
-
公开(公告)号：CN107665945A
公开(公告)日：2018-02-06
申请号：CN201610607593.7
申请日：2016-07-28
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L45/00
Abstract: 本发明的一方面提供一种阻变随机存储器的制造方法，包括以下步骤：提供基底；在所述基底上形成介电层；在所述介电层上形成缓冲层；在所述缓冲层和所述介电层中形成开口；在所述开口中形成下电极。本发明的另一方面提供一种利用上述制造方法制造的阻变随机存储器。本发明的阻变随机存储器及其制造方法，通过在介电层和电极之间加入缓冲层，能够增强电极的粘合度并缓解高压，从而能够有效防止电极脱落。
-
公开(公告)号：CN104347634B
公开(公告)日：2017-05-24
申请号：CN201310325930.X
申请日：2013-07-30
Applicant: 中芯国际集成电路制造(上海)有限公司
IPC: H01L27/11521
Abstract: 本发明提供一种闪存存储单元阵列，在无需降低特征尺寸的同时，改变闪存存储单元阵列的架构分布情况，将现有技术中的多条位线共用的宽度较宽的共源线拆分，以使每条位线有源区均有一条与其相邻的源线有源区相对应，其中，所述源线有源区的宽度与位线有源区的宽度相等，且所述源线的源区接触孔与位线的漏区接触孔尺寸相等；且每行的存储单元的栅区域连接为折线形或波浪形，从而改变现有技术中两个存储单元共用一个位线的漏区接触孔的现状，使本发明的四个存储单元共用一个位线的漏区接触孔或源线的源区接触孔，以提高闪存存储单元阵列的密度。与现有技术中16条位线与1条共源线相对应的情况相比较，本申请的闪存存储单元阵列的密度提高19%。
-
公开(公告)号：CN106571289A
公开(公告)日：2017-04-19
申请号：CN201510670150.8
申请日：2015-10-13
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有底部电极；步骤S2：在所述底部电极上沉积阻变材料层并在沉积过程中选用全氟化合物进行原位清洗，以降低所述阻变材料层中氧的含量。通过所述方法可以控制所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random Access Memory，RRAM)的需求，所述方法简单易行，而且能够更好的控制所述阻变材料层中的氧含量，进一步提高阻变式存储器的性能和良率。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.102 seconds)
