-
-
公开(公告)号：CN117156960A
公开(公告)日：2023-12-01
申请号：CN202311189897.2
申请日：2023-09-14
申请人： 华中科技大学
摘要： 本发明公开了一种Te基硫系奥氏阈值开关器件及非易失性存储阵列，属于阈值开关器件制备技术领域，所述阈值开关器件包括：顶电极和底电极以及位于顶电极和底电极之间的具有阈值开关功能的功能层，其中，所述功能层包括Te基硫系材料层和介电层，所述介电层为化合物XY，X为Al、Zr、Ta、Zn、Si、B中的一种或多种元素，Y为O、N、S中的一种或多种元素，所述介电层的总厚度不超过5nm。本发明针对Te基硫系材料层的选通特性进行研究，在Te基硫系材料层的基础上叠加特定的介电层后作为功能层，能够保证器件不被击穿的同时有效抑制器件漏电流且提高阈值电压。
-
公开(公告)号：CN117156957A
公开(公告)日：2023-12-01
申请号：CN202310954949.4
申请日：2023-08-01
申请人： 华中科技大学
摘要： 本发明属于微纳米电子材料领域，涉及到一种Se基选通管材料、选通管单元及其制作方法，所述Se基选通管材料为包括Ge、Se和B元素的化合物，所述Se基选通管材料的化学通式为(GexSe1‑x)1‑yByMz，其中M元素为In、Ga、Al、Zn中的至少一种，且0.1≤x≤0.9，0.02≤y≤0.15，0≤z≤0.2。通过本发明提供的一种选通管材料、选通管单元及其制作方法，解决了现有的选通管选材安全性，稳定性的问题。并且基于该Se基选通管材料制备的选通管器件阈值电压可调，综合性能更优。
-
公开(公告)号：CN113628654B
公开(公告)日：2023-11-07
申请号：CN202110786681.9
申请日：2021-07-12
申请人： 华中科技大学
IPC分类号： G11C13/00 , G02F3/00 , H03K19/173
摘要： 本发明公开了一种Y分支型相变全光布尔逻辑器件及其全二元逻辑实现方法，包括一个Y分支结构的波导和覆盖于波导上方的相变功能单元；逻辑实现方法上采用功率较大的光脉冲对相变功能单元进行写入操作，使之升温并产生晶化或非晶化的相变，从而出现两种状态下光学性质上的差异；采用功率较小的光脉冲对相变功能单元的状态进行读取，同时不改变相变材料的状态。通过对输入逻辑信号分别进行定义，以及定义三个操作步骤，可以实现操作方式可重构逻辑，通过分步操作，在该简单结构中实现全16种二元布尔逻辑计算。本发明通过操作方式可重构的解决方法，实现16种二元布尔逻辑计算功能，大大提高了逻辑计算的工作效率。
-
公开(公告)号：CN116825163A
公开(公告)日：2023-09-29
申请号：CN202310783555.7
申请日：2023-06-28
申请人： 华中科技大学
IPC分类号： G11C11/4091 , G11C11/4093 , G11C16/34
摘要： 本发明公开了一种非易失存储单元及其操控方法、非易失存储系统，属于存储控制技术领域，非易失存储单元包括依次层叠的第一金属电极层、第一缓冲层、阈值开关层、第二缓冲层、第二金属电极层，第一缓冲层包含特定元素的单质或由多种特定元素组成的合金，特定元素为第Ⅲ族元素、第Ⅳ族元素中的任一种元素，第二缓冲层包含一种或多种电介质材料，阈值开关层为硫系半导体合金；非易失存储单元在施加正向电操作后具有较低的正向导通阈值电压Vth1、在施加负向电操作后具有较高的正向导通阈值电压Vth2，Vth1
-
公开(公告)号：CN116820846A
公开(公告)日：2023-09-29
申请号：CN202310420357.4
申请日：2023-04-13
申请人： 华中科技大学
摘要： 本发明公开了一种优化SMART信息位的固态硬盘分层测试方法、装置及介质，涉及数据存储的技术领域，所述方法包括在业务层检测测试中所述固态硬盘的运行情况，收集事件信息，记录测试中测试系统的蓝屏信息；在驱动层提取测试中测试系统的性能信息，结合性能信息、所述事件信息和所述蓝屏信息解码故障；对测试前后的固态硬盘的SMART信息进行对比，结合解码出的故障，生成故障诊断报告。故障诊断报告记载固态硬盘故障时，三个层级的故障体现，使得固态硬盘测试不再只停留在硬盘本身，而拓展为对业务层、驱动层和设备层整个系统的测试，使得测试方面和角度更全面。同时，可以通过对比设备层SMART信息与其他层级的报错信息，发现SMART信息的不足。
-
公开(公告)号：CN116736438A
公开(公告)日：2023-09-12
申请号：CN202310599240.7
申请日：2023-05-25
申请人： 华中科技大学
摘要： 本发明公开了一种分光比可调且状态非易失的光分路器，该光分路器包括第一多模干涉耦合器和第二多模干涉耦合器，第一多模干涉耦合器的两输出端口对应与第二多模干涉耦合器的两输入端口之间均通过一波导部件相连；其中，波导部件由两弯曲波导及连接设置在两弯曲波导之间的调相直波导组成，其中一波导部件中的调相直波导上整体覆盖一层相变材料，另一波导部件中的调相直波导上覆盖多段可独立调节晶化状态的相变材料，光分路器的分光比通过调整另一波导部件中的调相直波导上晶化相变材料的长度，改变传输光的相位实现。本发明提供的光分路器具有分光比可调、损耗小以及非易失的特点。
-
公开(公告)号：CN116723758A
公开(公告)日：2023-09-08
申请号：CN202310689646.4
申请日：2023-06-09
申请人： 华中科技大学
摘要： 本发明公开单质M元素掺杂的高可靠相变材料、存储器及其制备方法，属于微纳米电子技术领域。所述相变材料包括：母体材料和掺杂元素，所述掺杂元素为单质M元素，所述M元素为Rb、Sr或者La。本发明提出的三种单质M元素，不仅能提升相变材料非晶热稳定性，还能加速晶化过程，提升SET速度，同时减少相变材料层在相变前后的体积变化，抑制器件内的电迁移，从而实现高速、高稳定、高循环特性的综合性能。
-
公开(公告)号：CN116648069A
公开(公告)日：2023-08-25
申请号：CN202310599303.9
申请日：2023-05-25
申请人： 华中科技大学
摘要： 本发明公开了一种三维相变存储器的制备方法及应用，属于微电子器件与存储器技术领域；深孔的刻蚀深度大于或等于第一金属导电层与叠层的厚度之和，使得第一金属导电层为围绕深孔的环形形状，在此基础上，对第一金属导电层施加脉冲信号，脉冲信号中任意相邻的两个脉冲的幅值不同，能够使沉积材料在深孔内生长的轴向速率远快于径向速率，进而能够实现在沿着深孔径向方向上从外到内依次基于电化学沉积制备得到相变单元层和第一电极层，形成径向多层结构；本发明充分发挥了电化学沉积高填孔能力，所得的结构中任意相邻两层绝缘介质层之间构成一层三维相变存储单元，实现了深孔中多层三维相变存储单元的集成与堆叠，集成度较高。
-
公开(公告)号：CN116568127A
公开(公告)日：2023-08-08
申请号：CN202310619166.0
申请日：2023-05-29
申请人： 华中科技大学
摘要： 本发明公开了一种两端选通器件制备方法及1S1C存储器，该两端选通器件制备方法为：(1)提供一半导体衬底，在半导体衬底上沉积底电极层；(2)在底电极层上沉积绝缘层；(3)对绝缘层进行刻蚀，使该绝缘层中形成多个贯穿的圆孔，圆孔按一定规律排列，且圆孔均位于底电极层上；(4)将步骤(3)得到的样品在O2或Ar气体氛围条件下进行等离子体表面处理，使圆孔底部的底电极层产生损伤，从而导致其表面形成缺陷；(5)向圆孔孔内填充选通管功能层；(6)在选通管功能层表面沉积顶电极层。本发明只需较小的First‑fire电压即可完成First‑fire操作，且无需为选通器件的First‑fire操作设计专用电路。
-
-
-
-
-
-
-
-
-
搜索结果
807 条记录 (耗时 0.042 秒)
