-
公开(公告)号：CN115483911A
公开(公告)日：2022-12-16
申请号：CN202210669870.2
申请日：2022-06-14
Applicant: 意法半导体股份有限公司 , 意法半导体 (ALPS) 有限公司
Abstract: 本公开的各实施例涉及环形振荡器电路。在一个实施例中，环形振荡器电路包括：耦合在振荡器供电电压节点和基准电压节点之间的级联耦合反相器级的链，振荡器供电电压节点被配置为提供振荡器供电电压；耦合在振荡器供电电压节点和系统供电电压节点之间的电流发生器电路，系统供电电压节点被配置为提供系统供电电压，电流发生器电路被配置为将电流注入到振荡器供电电压节点中；以及偏置电路，包括串联耦合在基准电压节点和振荡器供电电压节点之间的第一偏置控制晶体管和第二偏置控制晶体管，其中第一偏置控制晶体管被配置为：响应于振荡器控制信号指示环形振荡器电路处于非活动操作状态，选择性地耦合基准电压节点和振荡器供电电压节点。
-
公开(公告)号：CN110277986A
公开(公告)日：2019-09-24
申请号：CN201910173172.1
申请日：2019-03-07
Applicant: 意法半导体股份有限公司
IPC: H03K19/0185 , H03K19/20 , G11C16/06 , G11C16/20
Abstract: 本公开涉及具有两域电平移位能力的电平移位器电路。例如，一种电平移位器电路，其被配置为移位在第一电压范围内切换的输入信号以相应地生成在高于第一电压范围的第二电压范围内切换的第一输出信号。该电平移位器电路包括锁存核心，其具有：锁存输入和输出端子；电源线，被配置为由电源电压供电；以及参考线，被配置为耦合至参考电压。电容耦合元件耦合至锁存核心的锁存输入和输出端子。驱动级被配置为利用基于输入信号生成的偏置信号来偏置电容耦合元件。去耦级被配置为通过电容耦合元件由驱动级驱动，以在输入信号的切换期间使电源线与电源电压去耦以及使参考线与参考电压去耦。
-
公开(公告)号：CN110277986B
公开(公告)日：2025-03-25
申请号：CN201910173172.1
申请日：2019-03-07
Applicant: 意法半导体股份有限公司
IPC: H03K19/0185 , H03K19/20 , G11C16/06 , G11C16/20
Abstract: 本公开涉及具有两域电平移位能力的电平移位器电路。例如，一种电平移位器电路，其被配置为移位在第一电压范围内切换的输入信号以相应地生成在高于第一电压范围的第二电压范围内切换的第一输出信号。该电平移位器电路包括锁存核心，其具有：锁存输入和输出端子；电源线，被配置为由电源电压供电；以及参考线，被配置为耦合至参考电压。电容耦合元件耦合至锁存核心的锁存输入和输出端子。驱动级被配置为利用基于输入信号生成的偏置信号来偏置电容耦合元件。去耦级被配置为通过电容耦合元件由驱动级驱动，以在输入信号的切换期间使电源线与电源电压去耦以及使参考线与参考电压去耦。
-
公开(公告)号：CN116027843B
公开(公告)日：2025-02-25
申请号：CN202211313207.5
申请日：2022-10-25
Applicant: 意法半导体股份有限公司
IPC: G05F1/567
Abstract: 本公开的实施例涉及电压调节器电路和相应的存储器器件。电压调节器接收输入电压并产生经调节的输出电压。第一反馈网络将反馈信号与参考信号进行比较，以在参考信号高于/低于反馈信号时断言/解除断言第一脉冲控制信号。第二反馈网络将输出电压与阈值信号进行比较，以在阈值信号高于/低于输出电压时断言/解除断言第二控制信号。如果第二控制信号被解除断言且由第一脉冲控制信号时钟控制以产生高于输入电压的电源电压，那么启用电荷泵。当断言第二控制信号时启用第一传输元件，并且当断言第一脉冲控制信号时选择性地激活第一传输元件。当第二控制信号被解除断言时，第二传输元件被选择性地激活。
-
公开(公告)号：CN109584931B
公开(公告)日：2022-12-02
申请号：CN201811082477.3
申请日：2018-09-17
Applicant: 意法半导体股份有限公司
Inventor： A·康特
IPC: G11C13/00
Abstract: 本申请涉及具有BJT技术中的选择器的相变存储器及其差分读取方法。相变存储器设备包括存储器阵列，存储器阵列包括第一存储器单元和第二存储器单元，每个存储器单元包括相变元件和选择器，第一存储器单元和第二存储器单元分别连接到第一本地位线和第二本地位线，第一本地位线和第二本地位线又分别连接到第一主位线和第二主位线。在电源电压对主位线的寄生电容进行预充电。当本地位线被选择为访问存储在相变元件中的相应的逻辑数据时，本地位线的寄生电容首先使用先前存储在主位线的寄生电容中的电荷来进行充电，并且然后通过相应的相变元件来进行放电。逻辑数据的读取是通过比较放电时间来进行的。
-
Patent Agency Ranking
公开(公告)号：CN110310688A
公开(公告)日：2019-10-08
申请号：CN201910207951.9
申请日：2019-03-19
Applicant: 意法半导体股份有限公司
Inventor： A·康特
IPC: G11C11/4097
Abstract: 本公开的实施例涉及具有可切换读取模式的非易失性存储器设备及其读取方法。本文中描述了一种可以在不同的读取模式之间切换的非易失性存储器设备。特别地，存储器设备包括多个存储器单元，并且可替换地实现差分类型的读取和单端类型的读取。本文中进一步描述了一种用于读取存储器设备的方法。
-
公开(公告)号：CN109584931A
公开(公告)日：2019-04-05
申请号：CN201811082477.3
申请日：2018-09-17
Applicant: 意法半导体股份有限公司
Inventor： A·康特
IPC: G11C13/00
Abstract: 本申请涉及具有BJT技术中的选择器的相变存储器及其差分读取方法。相变存储器设备包括存储器阵列，存储器阵列包括第一存储器单元和第二存储器单元，每个存储器单元包括相变元件和选择器，第一存储器单元和第二存储器单元分别连接到第一本地位线和第二本地位线，第一本地位线和第二本地位线又分别连接到第一主位线和第二主位线。在电源电压对主位线的寄生电容进行预充电。当本地位线被选择为访问存储在相变元件中的相应的逻辑数据时，本地位线的寄生电容首先使用先前存储在主位线的寄生电容中的电荷来进行充电，并且然后通过相应的相变元件来进行放电。逻辑数据的读取是通过比较放电时间来进行的。
-
公开(公告)号：CN116909341A
公开(公告)日：2023-10-20
申请号：CN202310391249.9
申请日：2023-04-13
Applicant: 意法半导体股份有限公司
IPC: G05F1/56
Abstract: LDO调节器电路包括输入比较器和驱动器电路，驱动器电路包括晶体管，与调节器的输出节点耦合的电流路径穿过该晶体管。第一和第二驱动器各自包括：与输出节点耦合的电流路径穿过其中的驱动器晶体管、向驱动晶体管施加比较信号的电压泵浦副本的电容升压电路。与电容升压电路耦合的电压刷新晶体管电路将电压泵浦副本传送到电容升压电路上。第一和第二驱动器可以在第一操作模式和第二模式之间可控地切换，在第一操作模式期间，基于比较信号的电压泵浦副本，穿过驱动器晶体管的电流路径是导电的或者不导电的，在第二模式期间，电压刷新晶体管电路被激活以传送比较信号的电压泵浦副本，并且穿过驱动器晶体管的电流路径是不导电的。
-
公开(公告)号：CN116527025A
公开(公告)日：2023-08-01
申请号：CN202310045154.1
申请日：2023-01-30
Applicant: 意法半导体股份有限公司
IPC: H03K5/24
Abstract: 公开了比较器系统和方法。一种系统，包括：环形振荡器，被配置为产生一时钟信号组，该时钟信号组具有相同的时钟周期以及在相应时钟信号边沿之间的相互时间延迟。比较器电路耦合到第一和第二输入节点并且根据相应比较阶段序列产生一比较信号组。一同步电路组耦合到环形振荡器和多个比较器电路。同步电路向比较器电路中的每个分配相应时间窗口，用于进行比较信号的通过相应通信线的传送。相应时间窗口基于时钟信号同步。多路复用器将相应通信线耦合到输出线以顺序地使比较器电路中的每个能够针对相应的时间窗口通过输出线顺序地输出相应比较信号，从而形成随时间演变的复合比较信号。
-
公开(公告)号：CN116192133A
公开(公告)日：2023-05-30
申请号：CN202211505805.2
申请日：2022-11-28
Applicant: 意法半导体股份有限公司
Abstract: 本公开的实施例涉及数模转换器电路。根据一个实施例，一种数模转换器(DAC)包括：W‑2W电流镜，其包括具有第一宽度的多个第一MOS晶体管和具有两倍于第一宽度的第二宽度的多个第二MOS晶体管，其中所述多个第二MOS晶体管中的一个第二MOS晶体管耦合在所述多个第一MOS晶体管的相邻MOS晶体管的漏极之间；以及体偏置发生器，其具有耦合到所述多个第一MOS晶体管的对应体节点的多个输出节点，其中所述多个输出结点被配置为提供与温度成反比的电压。
-
-
-
-
-
-
-
-
-
Search Results
51
records
(took 0.051 seconds)
