公开(公告)号：CN101447229B

公开(公告)日：2014-05-28

申请号：CN200810128909.X

申请日：2008-06-18

Applicant: 三星电子株式会社

Inventor： 李昌炫 ,  崔正达 ,  崔炳仁

IPC: G11C16/04 ,  G11C16/12

CPC classification number: G11C16/06 ,  G11C16/0483 ,  G11C16/16 ,  G11C16/30

Abstract: 本公开提供集成电路闪存器件及其擦除方法。集成电路闪存器件，诸如NAND闪存器件，包括：普通闪存单元的阵列；虚闪存单元的阵列；以及擦除控制器。该擦除控制器被构造为：在该集成电路闪存器件的擦除操作期间，同时地向虚闪存单元施加与普通闪存单元不同的预定偏压。还公开了与其相关的方法。

公开(公告)号：CN101404182B

公开(公告)日：2014-05-07

申请号：CN200810176914.8

申请日：2008-05-26

Applicant: 三星电子株式会社

Inventor： 文承炫 ,  崔正达 ,  崔奇焕 ,  沈载星

IPC: G11C16/10

CPC classification number: G11C16/3404

Abstract: 具有电荷存储层的非易失性存储器件的编程或擦除方法，包括执行至少一个单元编程或擦除循环，每个单元编程或擦除循环包括将作为正电压或负电压的编程脉冲、擦除脉冲、时间延迟、软擦除脉冲、软编程脉冲和/或校验脉冲施加于非易失性存储器件的一部分(例如，字线或基底)。

公开(公告)号：CN1905072B

公开(公告)日：2011-05-18

申请号：CN200610110018.2

申请日：2006-07-28

Applicant: 三星电子株式会社

Inventor： 朴起台 ,  崔正达 ,  曹成奎

IPC: G11C16/10 ,  G11C16/02

CPC classification number: G11C11/5628 ,  G11C11/5642 ,  G11C16/10 ,  G11C16/24

Abstract: 一种用于非易失半导体存储器设备的页缓冲器，包含：开关，被配置来将耦合于第一存储器单元的第一比特线耦合到耦合于第二存储器单元的第二比特线；第一锁存块，耦合于第一比特线，并且被配置来将第一锁存数据传送给第一存储器单元；以及第二锁存块，耦合于第二比特线及第一锁存块，并且被配置来将第二锁存数据传送给第二存储器单元。

公开(公告)号：CN101179077B

公开(公告)日：2011-02-23

申请号：CN200710165725.6

申请日：2007-11-06

Applicant: 三星电子株式会社

Inventor： 田尚勋 ,  姜昌锡 ,  崔正达 ,  朴镇泽 ,  孙雄喜 ,  郑元晳

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L27/11546 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11568 ,  H01L29/518 ,  H01L29/78

Abstract: 一种非易失性存储器件，包括：包括有单元区和外围电路区的半导体衬底，在所述单元区上的单元栅，以及在所述外围电路区上的外围电路栅极，其中所述单元栅包括所述半导体衬底上的电荷存储绝缘层、所述电荷存储绝缘层上的栅电极以及所述栅电极上的导电层，以及所述外围电路栅极包括所述半导体衬底上的栅绝缘层、所述栅绝缘层上的半导体层、所述半导体层上的欧姆层以及所述欧姆层上的导电层。

公开(公告)号：CN101740129A

公开(公告)日：2010-06-16

申请号：CN200910220889.3

申请日：2009-11-16

Applicant: 三星电子株式会社

Inventor： 李昌炫 ,  崔正达 ,  崔炳仁

IPC: G11C16/26

CPC classification number: G11C8/08 ,  G11C11/5642 ,  G11C16/3418 ,  G11C29/00

Abstract: 本发明构思的目的在于提供一种因补偿闪速存储单元的阈值电压而具有改善的可靠性的非易失性存储装置及其读取方法。根据本发明构思的非易失性存储装置包括：存储单元阵列，连接到多条字线；电压产生器，用于在执行读取操作时，将选择的读取电压提供到所述多条字线中的选择的字线，将未选的读取电压提供到所述多条字线中的未选的字线。电压产生器根据未选的字线是否与选择的字线相邻而产生电平不同的未选的读取电压。根据本发明构思的非易失性存储装置补偿因各种原因而升高或降低的阈值电压。根据本发明的构思，改善了非易失性存储装置的可靠性。

公开(公告)号：CN101165879A

公开(公告)日：2008-04-23

申请号：CN200710181862.9

申请日：2007-10-19

Applicant: 三星电子株式会社

Inventor： 崔正达 ,  薛钟善 ,  姜昌锡

IPC: H01L21/8247 ,  H01L21/768 ,  H01L27/115 ,  H01L23/522

CPC classification number: H01L21/823462 ,  H01L21/823456 ,  H01L21/823475 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11546 ,  Y10S257/903

Abstract: 公开了一种非易失性存储器件及其形成方法。一种存储器件包括具有单元区、低压区以及高压区的衬底。接地选择晶体管、串选择晶体管以及单元晶体管位于单元区中，低压晶体管位于低压区中，以及高压晶体管位于高压区中。公共源极接触件位于接地选择晶体管上，以及低压接触件位于低压晶体管上。位线接触件位于串选择晶体管上，高压接触件位于高压晶体管上，以及位线位于位线接触件上。第一绝缘层位于衬底上，以及第二绝缘层位于第一绝缘层上。公共源极接触件和第一低压接触件延伸到第一绝缘层的高度，以及位线接触件和第一高压接触件延伸到第二绝缘层的高度。

公开(公告)号：CN1855512A

公开(公告)日：2006-11-01

申请号：CN200610073514.5

申请日：2006-04-12

Applicant: 三星电子株式会社

Inventor： 申有哲 ,  崔正达

IPC: H01L27/115 ,  H01L21/8247 ,  H01L21/762

CPC classification number: H01L27/115 ,  H01L27/11568

Abstract: 提供了非易失性存储器件及其制造方法。提供了具有单元场区和高压场区的半导体衬底。在衬底上提供器件隔离膜。器件隔离膜限定衬底的有源区。在包括器件隔离膜的衬底的单元场区上提供单元栅绝缘膜和单元栅导电膜。在具有器件隔离膜的衬底的高压场区上提供高压栅绝缘膜和高压栅导电膜。衬底的高压场区上的器件隔离膜至少部分地凹陷以在其中提供沟槽。

公开(公告)号：CN1753189A

公开(公告)日：2006-03-29

申请号：CN200510106921.7

申请日：2005-09-23

Applicant: 三星电子株式会社

Inventor： 朴珉彻 ,  许星会 ,  崔正达 ,  李知晅

IPC: H01L29/788 ,  H01L27/105 ,  H01L27/112 ,  H01L21/336 ,  H01L21/8239 ,  H01L21/8246

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/42336 ,  H01L29/7883

Abstract: 非易失性存储器件包括半导体衬底、器件隔离层、隧道绝缘层、浮置栅极、埋入浮置栅极以及控制栅极。沟槽位于衬底上，用于限定与沟槽相邻的衬底的激活区。器件隔离层沿沟槽位于衬底上。隧道绝缘层位于衬底的激活区上。浮置栅极位于对着衬底的激活区的隧道绝缘层上。埋入浮置栅极位于沟槽内的器件隔离层上。栅极间介质层位于浮置栅极和埋入浮置栅极上，而且在它们之上延伸。控制栅极位于栅极间介质层上，而且在浮置栅极和埋入浮置栅极上延伸。

公开(公告)号：CN107068182A

公开(公告)日：2017-08-18

申请号：CN201611218247.6

申请日：2011-11-16

Applicant: 三星电子株式会社

Inventor： 沈善一 ,  张在薰 ,  崔正达 ,  李云京 ,  金基玄

IPC: G11C16/06 ,  G11C16/16

Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。

公开(公告)号：CN104241270A

公开(公告)日：2014-12-24

申请号：CN201410232029.2

申请日：2014-05-28

Applicant: 三星电子株式会社

Inventor： 权兑勇 ,  金相秀 ,  梁正吉 ,  崔正达

IPC: H01L27/02 ,  H01L21/77

CPC classification number: H01L29/1054 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/088 ,  H01L27/0924 ,  H01L27/1211 ,  H01L29/165 ,  H01L29/20 ,  H01L29/205 ,  H01L29/66522 ,  H01L29/6681 ,  H01L29/78 ,  H01L29/7842 ,  H01L29/785

Abstract: 本发明公开了一种半导体器件，其包括衬底、化合物半导体层和第一半导体图案和第二半导体图案。衬底包括第一区和第二区。第一半导体图案位于第一区的化合物半导体层上，并包括元素半导体。第二半导体图案位于第二区的化合物半导体层上，并包括III-V族半导体材料。