基于IDE调试框架的用于CPU程序的调试方法及调试系统

    公开(公告)号:CN112000584B

    公开(公告)日:2021-01-29

    申请号:CN202011160052.7

    申请日:2020-10-27

    IPC分类号: G06F11/36

    摘要: 本发明涉及程序调试技术领域,提供一种基于IDE调试框架的用于CPU程序的调试方法、调试系统以及存储介质。所述调试方法包括:根据CPU程序的调试状态创建与所述调试状态相对应的启动程序;判断所述启动程序的类型,根据所述启动程序的类型确定是否创建调试程序。本发明基于IDE调试框架改进用于CPU程序的调试方法,对调试的启动程序进行分类,根据启动程序的类型确定是否创建调试程序。在CPU程序处于调试状态时,在用户错误操作或多次点击Debug按钮情况下能够对已创建的调试程序进行保护,使IDE开发环境容错性更好,保证IDE开发环境处于健康状态,大大提升研发效率。

    基于二端口网络的RFID芯片阻抗测量方法及装置

    公开(公告)号:CN109444547B

    公开(公告)日:2020-12-15

    申请号:CN201811400959.9

    申请日:2018-11-22

    IPC分类号: G01R27/02

    摘要: 本发明公开了一种基于二端口网络的RFID芯片阻抗测量方法及装置,RFID芯片阻抗测量方法包括如下步骤:制作二端口微带线电路板,其中,二端口微带线电路板包括直通微带线电路板以及与直通微带线电路板等长度的带被测物的微带线电路板;校准矢量网络分析仪;测试直通微带线电路板的S参数;测试带被测物的微带线电路板的S参数;基于直通微带线电路板的S参数得到针对直通微带线电路板的第一传输矩阵;基于带被测物的微带线电路板的S参数得到针对带被测物的微带线电路板的第二传输矩阵;基于第一传输矩阵以及第二传输矩阵,计算T矩阵;以及基于T矩阵,计算RFID芯片阻抗。本发明的RFID芯片阻抗测量方法的测量结果更精准,且算法相对简单。

    基于IDE调试框架的用于CPU程序的调试方法及调试系统

    公开(公告)号:CN112000584A

    公开(公告)日:2020-11-27

    申请号:CN202011160052.7

    申请日:2020-10-27

    IPC分类号: G06F11/36

    摘要: 本发明涉及程序调试技术领域,提供一种基于IDE调试框架的用于CPU程序的调试方法、调试系统以及存储介质。所述调试方法包括:根据CPU程序的调试状态创建与所述调试状态相对应的启动程序;判断所述启动程序的类型,根据所述启动程序的类型确定是否创建调试程序。本发明基于IDE调试框架改进用于CPU程序的调试方法,对调试的启动程序进行分类,根据启动程序的类型确定是否创建调试程序。在CPU程序处于调试状态时,在用户错误操作或多次点击Debug按钮情况下能够对已创建的调试程序进行保护,使IDE开发环境容错性更好,保证IDE开发环境处于健康状态,大大提升研发效率。

    电源钳位电路及集成电路芯片

    公开(公告)号:CN111355225A

    公开(公告)日:2020-06-30

    申请号:CN202010244294.8

    申请日:2020-03-31

    IPC分类号: H02H9/00 H02H9/02 H02H9/04

    摘要: 本发明提供一种电源钳位电路,属于集成电路芯片静电释放保护技术领域。所述电源钳位电路包括检测模块、启动模块以及泄放模块,还包括:反馈模块;所述检测模块包括电阻以及电容;所述反馈模块串联于所述电阻与所述电容之间;所述反馈模块包括第一二极管以及第二PMOS晶体管;所述第二PMOS晶体管的源极与所述电阻的第一端以及所述第一二极管的正极相连,所述第二PMOS晶体管的漏极与所述第一二极管的负极相连,所述第二PMOS晶体管的栅极与所述启动模块以及所述泄放模块相连。本发明通过增加反馈模块,在电源钳位电路导通时增加检测模块的阻抗,增大RC时间常数,延长泄放模块的导通时间,将静电荷彻底释放;在电源钳位电路不导通时,降低漏电流。

    ESD保护单元的测试及加固方法

    公开(公告)号:CN110504185A

    公开(公告)日:2019-11-26

    申请号:CN201910798587.8

    申请日:2019-08-27

    IPC分类号: H01L21/66

    摘要: 本发明公开了一种ESD保护单元的测试及加固方法,ESD保护单元设置在待测试芯片中,包括:对待测试芯片施加ESD放电应力;对待测试芯片的管脚进行监测,根据监测结果判断是否为ESD失效;若判断结果为ESD失效,则对待测试芯片进行开封,通过结构分析确定待测试芯片的ESD保护单元中的失效点;对ESD保护单元中的失效点进行加固仿真测试;在测试结果满足要求时,对待测试芯片进行加固;对加固后的芯片重新施加ESD放电应力,并进行监测,直至结果判断为ESD有效为止。本实施例提供的ESD保护单元的测试及加固方法,通过EDA软件对ESD保护单元进行仿真测试,保证芯片通过ESD设计要求并在正常工作状态下具备较高的鲁棒性。