-
公开(公告)号：CN113497155B
公开(公告)日：2025-02-11
申请号：CN202110694898.7
申请日：2021-06-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 薄膜晶体管及其形成方法，薄膜晶体管包括：衬底；字线，设置在衬底上；半导体层，设置在衬底上，半导体层具有源极区域、漏极区域和沟道区域，该沟道区域设置在源极区域和漏极区域之间并且在垂直于衬底的平面的垂直方向上与字线重叠；氢扩散阻挡层，在垂直方向上与沟道区域重叠；栅极介电层，设置在沟道区域和字线之间；以及源电极和漏电极，分别电耦接至源极区域和漏极区域。
-
公开(公告)号：CN113517304B
公开(公告)日：2024-12-24
申请号：CN202110303314.9
申请日：2021-03-22
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供了一种存储器件及其形成方法。该存储器件包括位于衬底上的第一层和位于第一层上的第二层。第一层包括第一层堆叠件；穿过第一层堆叠件的第一栅电极；第一层堆叠件和第一栅电极之间的第一沟道层；以及第一沟道层和第一栅电极之间的第一铁电层。第二层包括第二层堆叠件；穿过第二层堆叠件的第二栅电极；第二层堆叠件和第二栅电极之间的第二沟道层；以及第二沟道层和第二栅电极之间的第二铁电层。
-
公开(公告)号：CN113178486B
公开(公告)日：2024-09-13
申请号：CN202011629012.2
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L29/06 , H01L21/336
Abstract: 根据本发明实施例的半导体器件包括：抗穿通(APT)区，位于衬底上方；多个沟道构件，位于抗穿通区上方；栅极结构，围绕多个沟道构件中的每一者；源极/漏极部件，邻近栅极结构；以及扩散延迟层。源极/漏极部件通过扩散延迟层与抗穿通区间隔开。源极/漏极部件通过扩散延迟层与多个沟道构件中的每一者间隔开。扩散延迟层是半导体材料。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN113497152B
公开(公告)日：2024-09-06
申请号：CN202110692352.8
申请日：2021-06-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/08 , H01L21/34 , H01L23/528 , H01L21/768 , H10B51/40 , H10B53/40 , H10B61/00 , H10B63/00
Abstract: 一种场效应晶体管及其制造方法。该等场效应晶体管包括处于沟道层中的有源区对、位于该对有源区之间的沟道区以及位于该对有源区的表面上的自对准钝化层。
-
公开(公告)号：CN113745238B
公开(公告)日：2024-09-03
申请号：CN202110695161.7
申请日：2021-06-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在实施例中，一种器件包括：具有第一侧壁的第一介电层；具有第二侧壁的第二介电层；位于第一介电层和第二介电层之间的字线，该字线具有外侧壁和内侧壁，内侧壁被从外侧壁、第一侧壁和第二侧壁开槽；沿着字线的外侧壁、字线的内侧壁、第一介电层的第一侧壁和第二介电层的第二侧壁延伸的存储器层；以及沿着存储器层延伸的半导体层。本申请提供了三维存储器件和方法。
-
Patent Agency Ranking
公开(公告)号：CN113380850B
公开(公告)日：2024-08-16
申请号：CN202110476859.X
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在一些实施例中，本发明涉及存储器器件。在一些实施例中，存储器器件具有：衬底；以及下部互连金属线，设置在衬底上方。存储器器件也具有：选择器沟道，设置在下部互连金属线上方；以及选择器栅电极，包裹选择器沟道的侧壁并且通过选择器栅极电介质与选择器沟道分隔开。存储器器件也具有：存储器单元，设置在选择器沟道上方并且电连接至选择器沟道；以及上部互连金属线，设置在存储器单元上方。通过将选择器放置在后端互连结构内，可以节省前端间隔，并且提供更大的集成灵活性。本申请的实施例还涉及制造存储器器件的方法。
-
公开(公告)号：CN117062443A
公开(公告)日：2023-11-14
申请号：CN202310472448.2
申请日：2023-04-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开总体涉及三维存储器器件和方法。在一个实施例中，一种器件包括：第一栅极结构，位于衬底之上，第一栅极结构包括位于第一栅极电介质的第一侧之上的第一栅极电极；第一电极和第二电极，设置在第一栅极电介质的与第一侧相反的第二侧之上；第二栅极结构，设置在第一电极和第二电极之间，第二栅极结构包括第二栅极电极和第二栅极电介质，第二栅极电介质至少在侧面包围第二栅极电极；以及半导体膜，设置在第一电极和第二电极之间，并且至少在侧面包围第二栅极结构，其中，第一栅极电介质或第二栅极电介质中的至少一者为存储器膜。
-
公开(公告)号：CN116798871A
公开(公告)日：2023-09-22
申请号：CN202310064877.6
申请日：2023-02-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 本申请公开了半导体器件及其制造方法。一种方法，包括形成薄膜欧米茄晶体管，其包括：在电介质层之上形成栅极鳍，在栅极鳍的侧壁和顶表面上形成栅极电介质，以及在栅极电介质之上沉积氧化物半导体层。栅极鳍、栅极电介质和氧化物半导体层共同形成鳍结构。形成源极区域以接触氧化物半导体层的第一部分的第一侧壁和第一顶表面。形成漏极区域以接触氧化物半导体层的第二部分的第二侧壁和第二顶表面。
-
公开(公告)号：CN115312532A
公开(公告)日：2022-11-08
申请号：CN202210267645.6
申请日：2022-03-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11585 , H01L27/1159 , H01L27/11592
Abstract: 一种记忆体装置以及其形成方法，在一实施例中，一种记忆体装置包括：基板上方的第一字元线，第一字元线包括第一导电材料；第一位元线，与第一字元线相交；位于第一位元线与第一字元线之间的第一记忆体薄膜；以及在第一记忆体薄膜与第一字元线之间的第一导电间隔物，第一导电间隔物包括第二导电材料，第二导电材料具有与第一导电材料不同的功函数，第一导电材料具有比第二导电材料低的电阻率。
-
公开(公告)号：CN115224046A
公开(公告)日：2022-10-21
申请号：CN202210387764.5
申请日：2022-04-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/11585 , H01L27/1159 , H01L21/768
Abstract: 本申请公开了半导体器件和制造方法。铁电随机存取存储器阵列与位线驱动器和源极线驱动器一起形成，该位线驱动器和源极线驱动器形成在该铁电随机存取存储器阵列之下。使用与用于形成铁电随机存取存储器阵列内的个体存储器单元的工艺相同的工艺来形成通孔。
-
-
-
-
-
-
-
-
-
Search Results
224
records
(took 0.046 seconds)
