-
公开(公告)号：CN114520191A
公开(公告)日：2022-05-20
申请号：CN202210036327.9
申请日：2022-01-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体结构及其制造方法。提供了半导体结构和方法。根据本公开，一种半导体结构，包括：第一鳍结构和第二鳍结构，在衬底之上；第一源极/漏极特征和第二源极/漏极特征，该第一源极/漏极特征设置在第一鳍结构之上，并且该第二源极/漏极特征设置在第二鳍结构之上；电介质特征，设置在第一源极/漏极特征之上；以及接触件结构，形成在第一源极/漏极特征和第二源极/漏极特征之上。接触件结构电耦合到第二源极/漏极特征并且通过电介质特征与第一源极/漏极特征分隔开。
-
公开(公告)号：CN110875252B
公开(公告)日：2022-04-19
申请号：CN201910815947.0
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种方法包括提供一种结构，该结构具有位于衬底上方并且总体沿第一方向纵向定向的第一和第二鳍，以及位于第一和第二鳍上方的源极/漏极(S/D)部件；形成覆盖S/D部件的层间介电(ILD)层；至少对S/D部件之间的区域实施第一蚀刻工艺，从而在ILD层中形成沟槽；在沟槽中沉积介电材料；实施第二蚀刻工艺以选择性地使介电材料凹进；并且实施第三蚀刻工艺以选择性地使ILD层凹进，从而形成暴露S/D部件的接触孔。本发明还涉及半导体器件和制造半导体器件的方法。
-
公开(公告)号：CN113363155A
公开(公告)日：2021-09-07
申请号：CN202011309334.9
申请日：2020-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/417 , H01L21/8238 , H01L27/092
Abstract: 一种示例性方法包括：形成从半导体衬底延伸的鳍；在鳍上沉积层间介电(ILD)层；在ILD层上形成掩模层；在掩模层上形成切割掩模，切割掩模包括第一介电材料，切割掩模具有暴露掩模层的第一开口，第一开口中的每个的所有侧由第一介电材料围绕；在切割掩模上和第一开口中形成线掩模，线掩模具有槽开口，槽开口暴露切割掩模的部分和掩模层的部分，槽开口是垂直于鳍延伸的带；通过蚀刻掩模层的由第一开口和槽开口暴露的部分图案化掩模层；以及使用图案化的掩模层作为蚀刻掩模在ILD层中蚀刻接触开口。本申请的实施例还涉及半导体结构和形成半导体结构的方法。
-
公开(公告)号：CN113284890A
公开(公告)日：2021-08-20
申请号：CN202110176810.2
申请日：2021-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本发明提供了半导体器件及其形成方法。根据本发明实施例的半导体器件包括：在衬底上方沿着第一方向纵向延伸的第一鳍式结构；位于第一鳍式结构的源极/漏极区域上方的第一外延部件；布置在第一鳍式结构的沟道区域上方并且沿着垂直于第一方向的第二方向延伸的栅极结构；以及位于第一外延部件上方的源极/漏极接触件。该栅极结构的最底面比源极/漏极接触件的最底面更接近衬底。
-
公开(公告)号：CN113284843A
公开(公告)日：2021-08-20
申请号：CN202011629512.6
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/535 , H01L23/48
Abstract: 一种形成半导体器件的方法包括：在半导体衬底上方形成第一导电部件；在第一导电部件上方形成ILD层；图案化ILD层以形成沟槽；以及在图案化的ILD层上方形成导电层以填充沟槽。该方法还包括抛光导电层以形成被配置为使第一导电部件与第二导电部件互连的通孔接触件，其中，抛光导电层暴露ILD层的顶面，抛光ILD层的暴露的顶面，使得通孔接触件的顶部部分从ILD层的暴露的顶面突出，并且在通孔接触件上方形成第二导电部件，使得通孔接触件的顶部部分延伸到第二导电部件中，根据本申请的其他实施例，还提供了半导体结构。
-
Patent Agency Ranking
公开(公告)号：CN112289741A
公开(公告)日：2021-01-29
申请号：CN202011272946.5
申请日：2017-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L29/78 , H01L21/336
Abstract: 一种多个接触插塞的制造方法。多个接触插塞的制造方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。方法包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成电性耦合至源极/漏极区的下源极/漏极接触插塞。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。
-
公开(公告)号：CN108735656B
公开(公告)日：2020-12-08
申请号：CN201710447702.8
申请日：2017-06-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种具有多个接触插塞的装置及其制造方法。多个接触插塞的制造方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。方法包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成电性耦合至源极/漏极区的下源极/漏极接触插塞。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。
-
公开(公告)号：CN110875252A
公开(公告)日：2020-03-10
申请号：CN201910815947.0
申请日：2019-08-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种方法包括提供一种结构，该结构具有位于衬底上方并且总体沿第一方向纵向定向的第一和第二鳍，以及位于第一和第二鳍上方的源极/漏极(S/D)部件；形成覆盖S/D部件的层间介电(ILD)层；至少对S/D部件之间的区域实施第一蚀刻工艺，从而在ILD层中形成沟槽；在沟槽中沉积介电材料；实施第二蚀刻工艺以选择性地使介电材料凹进；并且实施第三蚀刻工艺以选择性地使ILD层凹进，从而形成暴露S/D部件的接触孔。本发明还涉及半导体器件和制造半导体器件的方法。
-
公开(公告)号：CN110828576A
公开(公告)日：2020-02-21
申请号：CN201910748730.2
申请日：2019-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/417 , H01L29/06
Abstract: 本公开一些实施例提供了一种鳍式场效晶体管装置的结构及其形成方法。鳍式场效晶体管装置的结构包括形成于基底上方的隔离结构以及形成于隔离结构上方的栅极结构。鳍式场效晶体管装置的结构还包括形成于隔离结构的上方且邻近栅极结构的第一介电层，以及形成于第一介电层中的源极/漏极接触结构。鳍式场效晶体管装置的结构还包括穿过第一介电层且邻近源极/漏极接触结构的深接触结构。深接触结构穿过隔离结构，且源极/漏极接触结构的底表面高于深接触结构的底表面。
-
公开(公告)号：CN109841678A
公开(公告)日：2019-06-04
申请号：CN201810257650.2
申请日：2018-03-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 一种鳍式场效晶体管装置结构及其形成方法被提供。此鳍式场效晶体管装置结构包括形成于基板之上的鳍式结构；形成于鳍式结构之上的栅极介电层；形成于栅极介电层之上的栅极电极层；以及形成于栅极电极层之上的栅极接触结构。此栅极接触结构包括形成于栅极电极层之上的第一导电层；形成于第一导电层之上的阻挡层；以及形成于阻挡层之上的第二导电层。此第二导电层通过第一导电层电性连接至栅极电极层。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.046 seconds)
