公开(公告)号：CN114823525A

公开(公告)日：2022-07-29

申请号：CN202210202192.9

申请日：2022-03-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李宗霖 ,  叶主辉 ,  林大文 ,  叶致锴

IPC: H01L21/8234 ,  H01L27/088

Abstract: 一种半导体装置及其制造方法，包含提供自基板延伸的鳍片，其中鳍片包含外延层堆叠，外延层堆叠具有由多个虚置层穿插的多个半导体通道层。在一些实施例中，此方法更包含移除半导体装置的源极/漏极区之内的外延层堆叠的一部分以形成沟槽于源极/漏极区中，沟槽露出半导体通道层以及虚置层的多个横向表面。在形成沟槽之后，在一些示例中，此方法更包含执行虚置层凹蚀制程以横向地蚀刻虚置层的多个末端并沿着沟槽的侧壁形成多个第一凹槽。在一些实施例中，此方法更包含沿着半导体通道层露出的横向表面以及第一凹槽之内顺应地形成盖层。

公开(公告)号：CN110828576A

公开(公告)日：2020-02-21

申请号：CN201910748730.2

申请日：2019-08-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 方婷 ,  林大文 ,  杨复凯 ,  李振铭 ,  王美匀

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/06

Abstract: 本公开一些实施例提供了一种鳍式场效晶体管装置的结构及其形成方法。鳍式场效晶体管装置的结构包括形成于基底上方的隔离结构以及形成于隔离结构上方的栅极结构。鳍式场效晶体管装置的结构还包括形成于隔离结构的上方且邻近栅极结构的第一介电层，以及形成于第一介电层中的源极/漏极接触结构。鳍式场效晶体管装置的结构还包括穿过第一介电层且邻近源极/漏极接触结构的深接触结构。深接触结构穿过隔离结构，且源极/漏极接触结构的底表面高于深接触结构的底表面。

公开(公告)号：CN110660736A

公开(公告)日：2020-01-07

申请号：CN201910198489.0

申请日：2019-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  彭成毅 ,  王盈斌 ,  游国丰 ,  林大文 ,  沙哈吉·B·摩尔 ,  陈建豪

IPC: H01L21/8234

Abstract: 本公开提供了一种制作半导体装置的方法，该方法与结构以用于掺杂p型金属氧化物半导体及/或n型金属氧化物半导体鳍状场效晶体管装置的源极/漏极区。在一些实施例中，方法包括：提供基板，其包括自基板延伸的鳍状物。在一些例子中，鳍状物包括通道区，多个源极/漏极区与通道区相邻并位于通道区的两侧上，栅极结构位于通道区上，以及主要间隔物位于栅极结构的侧壁上。在一些实施例中，形成多个接点开口，以提供通路至源极/漏极区，其中形成接点开口的步骤可蚀刻主要间隔物的一部分。在形成接点开口之后，可进行间隔物沉积与蚀刻工艺。在一些例子中，在进行间隔物沉积与蚀刻工艺之后，形成硅化物层于源极/漏极区上并接触源极/漏极区。

公开(公告)号：CN104241366B

公开(公告)日：2017-06-13

申请号：CN201410219414.3

申请日：2014-05-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  吕伟元 ,  詹前泰 ,  李威养 ,  林大文

IPC: H01L29/78 ,  H01L29/08 ,  H01L21/336

Abstract: 本发明提供了在finFET器件的源极区和漏极区内形成位错的机制的实施例。该机制包括使鳍凹进以及去除隔离结构中的邻近鳍的介电材料以增大用于形成位错的外延区域。该机制还包括在凹进的源极区和漏极区内进行外延生长之前或之后，执行预非晶化注入(PAI)工艺。PAI工艺之后的退火工艺能够在源极区和漏极区内生长一致的位错。可一致地形成源极区和漏极区(或应力源区域)内的位错以在源极区和漏极区内产生目标应变，从而提高NMOS器件的载流子迁移率和器件性能。

公开(公告)号：CN102881575A

公开(公告)日：2013-01-16

申请号：CN201110399418.0

申请日：2011-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  于雄飞 ,  黄玉莲 ,  林大文

IPC: H01L21/28

CPC classification number: H01L21/324 ,  H01L21/28088 ,  H01L21/28176 ,  H01L21/28185 ,  H01L29/401 ,  H01L29/4966 ,  H01L29/511 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/7833

Abstract: 本发明涉及一种在栅极介电层沉积之后的多阶段预热的高温退火工艺，该工艺减小了界面态的数量，并且改进了p-型金属氧化物半导体晶体管(PMOS)的负偏压温度不稳定性(NTBI)性能。该栅极介电层可以包括界面氧化物层和高-k介电层。该多阶段预热被设计为降低掺杂剂的钝化以及用于改进界面氧化物层和高-k介电层之间的相互混合。高温退火用于减小位于硅衬底和界面氧化物层之间的界面处的界面态的数量。本发明还提供了一种栅极层沉积之后的退火方法。

公开(公告)号：CN102446758A

公开(公告)日：2012-05-09

申请号：CN201110061223.5

申请日：2011-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡俊雄 ,  吴启明 ,  林大文

IPC: H01L21/324

CPC classification number: H01L21/324 ,  H01L21/26513 ,  H01L21/67248

Abstract: 本发明提供了一种使图案化衬底退火的快速热退火方法和系统，其可以使对衬底温度非均匀性的图案效应最小化。快速热退火系统包括前侧加热源和背面加热源。快速热退火系统的背面加热源提供使衬底温度升高至峰值退火温度的主要热量。前侧加热源提供热量使靠近衬底前侧的环境温度升高至一温度，该温度低于峰值退火温度约100℃至约200℃。这种用于快速热退火的不对称前侧和背面加热可以减少或消除图案效应并且改善WIW和WID器件性能均匀性。

公开(公告)号：CN102214703A

公开(公告)日：2011-10-12

申请号：CN201010260685.5

申请日：2010-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄敬源 ,  詹前泰 ,  林大文 ,  吴忠政

IPC: H01L29/96 ,  H01L21/336

CPC classification number: H01L29/513 ,  H01L29/517 ,  H01L29/78 ,  H01L29/7843

Abstract: 本发明提供一种半导体元件及其制作方法，该半导体元件包括：一基底；一电极，位于基底上方；一压电层，设置于基底和电极之间，当电极产生一电场时，压电层使基底产生应变。本发明提供的半导体元件和方法，能够于不同的操作下调整沟道的应变。

公开(公告)号：CN102214607A

公开(公告)日：2011-10-12

申请号：CN201010260670.9

申请日：2010-08-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江忠祐 ,  林大文 ,  王世维

IPC: H01L21/8232 ,  H01L21/336 ,  H01L27/105 ,  H01L29/43

CPC classification number: H01L29/0847 ,  H01L21/266 ,  H01L21/823807 ,  H01L21/823842 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明揭示一种集成电路装置及该集成电路装置的制造方法。一范例方法包括提供一基板，于基板上形成用于第一元件的一第一栅极，其具有一第一临界电压特性。所述第一栅极包括具有一第一型功函数的第一材料。于该基板之上形成用于第二元件的第二栅极，其具有大于第一临界电压特性的第二临界电压特性。所述第二栅极包括第二材料，其具有与第一型功函数相反的第二型功函数，以及将该第一元件与该第二元件配置成为一相同沟道形式的装置。本发明提供改善的元件可靠度和效能。

公开(公告)号：CN116364656A

公开(公告)日：2023-06-30

申请号：CN202211535330.1

申请日：2022-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 焦闵 ,  蔡济印 ,  林大文 ,  周鸿儒

IPC: H01L21/8234

Abstract: 本发明提供的方法包括接收半导体基板，其具有第一半导体材料的半导体表面；形成抗击穿结构于半导体基板中；在第一温度T1对半导体基板进行预烘烤工艺；在第二温度T2外延成长第一半导体材料的未掺杂的半导体层于半导体基板上，且未掺杂的半导体层具有第一厚度t1；在第三温度T3外延成长半导体层堆叠于未掺杂的半导体层上，且第三温度T3小于第二温度T2；图案化半导体基板与半导体层堆叠以形成沟槽，进而定义与沟槽相邻的主动区；形成隔离结构于沟槽中；选择性移除第二半导体层；以及形成栅极结构以包覆每一第一半导体层。

公开(公告)号：CN108807381A

公开(公告)日：2018-11-13

申请号：CN201711351246.3

申请日：2017-12-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑铭龙 ,  林彦君 ,  林大文

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238

CPC classification number: H01L21/823821 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02271 ,  H01L21/31105 ,  H01L21/31144 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/0924 ,  H01L27/0928 ,  H01L29/7843 ,  H01L29/7846 ,  H01L29/785

Abstract: 一种半导体器件包括P型场效应晶体管(PFET)和NFET。PFET包括设置在衬底中的N阱、设置在N阱上方的第一鳍结构、设置在N阱上方的第一衬垫层以及设置在第一衬垫层上方的第二衬垫层。第一衬垫层和第二衬垫层包括不同的材料。NFET包括设置在衬底中的P阱、设置在P阱上方的第二鳍结构、设置在P阱上方的第三衬垫层。第三衬垫层和第二衬垫层包括相同的材料。本发明实施例涉及FINFET器件及其制造方法。