-
公开(公告)号：CN104465723B
公开(公告)日：2017-12-19
申请号：CN201410841443.3
申请日：2014-12-30
申请人： 北京燕东微电子有限公司
摘要： 本发明涉及一种瞬态电压抑制器件及其制造方法。该器件包括半导体衬底，形成在半导体衬底上的外延层，形成在半导体衬底和外延层之间的埋层区，和形成在所述外延层中并延伸至衬底的隔离区。该器件进一步包括TVS管，包括形成在隔离区中的基区和形成在该基区中的发射区；至少一个第一二极管，每一第一二极管包括形成在埋层区上外延区中的扩散区、形成在该扩散区中的发射区，以及形成在所述埋层区上外延区中的基区；至少一个第二二极管，每一第二二极管包括形成在隔离区中的基区，以及形成在外延区中的发射区，以及形成在半导体衬底另一侧上的第一电极，形成在外延层表面上用于形成所述瞬态电压抑制器件的金属布线层。
-
公开(公告)号：CN102623506B
公开(公告)日：2016-05-04
申请号：CN201210103676.4
申请日：2012-04-10
申请人： 北京燕东微电子有限公司
摘要： 公开了一种高可靠SOI LDMOS功率器件，包括：在SOI LDMOS功率器件的顶层硅中，注入有高浓度的埋层和接触注入区，且埋层与接触注入区连接；通过所述埋层可充分抽取SOI LDMOS功率器件中SOI LDMOS栅附近的载流子，并经所述接触注入区引出，控制SOI LDMOS栅附近的电位。本发明提供的高可靠SOI LDMOS功率器件，在SOI LDMOS的顶层硅中，制成高浓度的埋层并通过接触注入区引出，利用此埋层充分抽取SOI LDMOS器件SOI LDMOS栅附近的载流子，控制SOI LDMOS栅附近电位，避免由噪声电流或者碰撞电流引起的寄生晶体管开启而导致的LDMOS器件损伤或烧毁，同时抬升了LDMOS器件在静电冲击下的维持电压，扩展了LDMOS功率器件的电学安全工作区域，增强了器件可靠性。
-
公开(公告)号：CN102569294B
公开(公告)日：2016-01-13
申请号：CN201210048205.8
申请日：2012-02-28
申请人： 北京燕东微电子有限公司
IPC分类号： H01L27/02 , H01L21/822
摘要： 公开了一种提高静电保护器件维持电压的方法，包括：首先在半导体基底上制成具有寄生PNPN、PNPNP或NPNPN结构的可控硅器件；然后在可控硅器件寄生晶体管反馈路径中嵌入半导体元件，用于抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。本发明提供的一种提高静电保护器件维持电压的方法，在半导体基底上制成具有寄生PNPN、PNPNP或NPNPN结构的可控硅器件，在可控硅器件寄生晶体管反馈路径中嵌入如二极管、二极管串、晶体管或MOS管等可抑制可控硅正反馈的半导体元件，抑制可控硅自身的正反馈，提升可控硅作为静电保护器件时的维持电压。
-
公开(公告)号：CN105206534A
公开(公告)日：2015-12-30
申请号：CN201410277040.0
申请日：2014-06-19
申请人： 先进科技新加坡有限公司 , 北京燕东微电子有限公司
IPC分类号： H01L21/48 , H01L23/495
摘要： 本发明提供了一种引线框架及其形成方法、芯片封装方法，其中，所述引线框架具有用于放置芯片的位置，所述引线框架的形成方法包括：提供基片；去除所述基片的一部分形成预留空间，从而形成第一结构；对所述第一结构进行冲压，所述第一结构延展至所述预留空间，形成第二结构；对所述第二结构和所述基片进行修整，分别形成第三结构和第四结构，所述第三结构和第四结构在芯片位置的相对侧具有不在同一平面的表面，所述第三结构的厚度小于第四结构的厚度。本发明的引线框架所形成的封装体厚度小。
-
公开(公告)号：CN105185782A
公开(公告)日：2015-12-23
申请号：CN201510516281.0
申请日：2015-08-20
申请人： 北京燕东微电子有限公司
IPC分类号： H01L27/08 , H01L21/822
摘要： 公开了容性二极管组件及其制造方法。所述容性二极管组件包括：第一导电类型的半导体衬底；位于半导体衬底上的第二导电类型的外延层，第二导电类型与第一导电类型不同；第一导电类型的隔离区，从外延层的表面穿过外延层延伸至半导体衬底中，从而在外延层中限定第一二极管的第一有源区和第二二极管的第二有源区，并且将第一有源区和第二有源区彼此隔开；第一导电类型的第一掺杂区，在第一有源区从外延层表面延伸至外延层中；第二导电类型的第二掺杂区，在第二有源区从外延层表面延伸至外延层中；以及互连结构，将隔离区和外延层位于第一有源区的部分彼此电连接。该容性二极管组件可以作为无极性的电容元件，可以提高瞬态电压抑制器的瞬态响应速度。
-
公开(公告)号：CN103079157B
公开(公告)日：2015-07-15
申请号：CN201210589735.3
申请日：2012-12-28
申请人： 北京燕东微电子有限公司
发明人： 谢小明
IPC分类号： H04R19/04
摘要： 本发明涉及一种集成声腔的阻抗转换和信号放大器和电容式麦克风。该集成声腔的阻抗转换和信号放大器，包括多个G极端子，至少一个S极端子和至少一个D极端子，其中该阻抗转换和信号放大器上部形成有凹陷或腔体，所述多个G极端子中的至少一个位于该阻抗转换和信号放大器的顶部，所述至少一个S极端子位于该阻抗转换和信号放大器侧表面或底部。根据本发明的电容式麦克风不使用PCB板和电极连接环，减少了麦克风中的装配部件，简化了装配步骤，可实现生产效率的提高和人工成本的降低。
-
公开(公告)号：CN102969239B
公开(公告)日：2015-05-06
申请号：CN201110257878.X
申请日：2011-09-01
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/3105 , H01L21/67
摘要： 本发明公开了一种提高隔离氧化物CMP均匀性的方法，包括：在衬底上形成隔离氧化物层；在隔离氧化物层上形成牺牲层，牺牲层的顶部高度差小于隔离氧化物层的顶部高度差；采用相同的CMP工艺，依次对牺牲层以及隔离氧化物层进行CMP处理，直至暴露衬底。依照本发明的提高隔离氧化物CMP均匀性的方法及其专用设备，在提高生产效率过程中提高了全局平坦化，增大了CMP工艺的窗口，避免对前层膜厚表面形貌的选择，提高生产效率的同时减少凹陷缺陷的发生。
-
公开(公告)号：CN104465723A
公开(公告)日：2015-03-25
申请号：CN201410841443.3
申请日：2014-12-30
申请人： 北京燕东微电子有限公司
CPC分类号： H01L29/861 , H01L29/06 , H01L29/6609
摘要： 本发明涉及一种瞬态电压抑制器件及其制造方法。该器件包括半导体衬底，形成在半导体衬底上的外延层，形成在半导体衬底和外延层之间的埋层区，和形成在所述外延层中并延伸至衬底的隔离区。该器件进一步包括TVS管，包括形成在隔离区中的基区和形成在该基区中的发射区；至少一个第一二极管，每一第一二极管包括形成在埋层区上外延区中的扩散区、形成在该扩散区中的发射区，以及形成在所述埋层区上外延区中的基区；至少一个第二二极管，每一第二二极管包括形成在隔离区中的基区，以及形成在外延区中的发射区，以及形成在半导体衬底另一侧上的第一电极，形成在外延层表面上用于形成所述瞬态电压抑制器件的金属布线层。
-
公开(公告)号：CN102751182B
公开(公告)日：2015-01-14
申请号：CN201110095459.0
申请日：2011-04-17
申请人： 中国科学院微电子研究所
IPC分类号： H01L21/266
摘要： 一种半导体制造方法，在批量离子注入工艺中，在虚设晶圆上形成与欲进行离子注入的晶圆上相同的光刻胶图案，这样，虚设晶圆与欲进行离子注入的晶圆的光刻胶传输比(PR transmission ratio)相同，因此同一批次中的各个晶圆总的光刻胶传输比可以保持稳定和一致，这使所需要的压力补偿在各个晶圆处保持稳定，便于控制，从而使最终的批量注入剂量可以保持稳定和一致。
-
公开(公告)号：CN104240626A
公开(公告)日：2014-12-24
申请号：CN201410459150.9
申请日：2014-09-10
申请人： 中国科学院微电子研究所
发明人： 杜寰
摘要： 本发明适用于集成电路领域，提供了一种反射型显示器件驱动电路的测试方法，所述方法包括：将所述反射型显示器件驱动电路管芯粘于PCB板上，电极键合到PCB板焊盘上引出，焊接插座，得到用于测试所述驱动电路功能的驱动电路芯片；在用于配合所述驱动电路测试的PCB测试板上产生作为测试向量的输出信号，并施加到所述驱动电路芯片输入端；测试镜面反射电极上的电压。本发明的有益效果是，对于未封装液晶的裸片，采用探针扎芯片表面的方法，测定电路的功能，简单，方便，可靠，能够解决灌装液晶之后镜像电极被覆盖从而无法测试而灌装液晶之前由于芯片目的为驱动液晶显示而并无输出管脚难以测试的问题。
-
-
-
-
-
-
-
-
-
搜索结果
192 条记录 (耗时 0.05 秒)
