为处理器提供时钟频率的方法

    公开(公告)号:CN101467116A

    公开(公告)日:2009-06-24

    申请号:CN200780022118.2

    申请日:2007-06-06

    IPC分类号: G06F1/08

    摘要: 本发明描述了一种向处理器提供时钟频率的方法。根据本发明的方法包括:提供至少一个参考信号的步骤和确定与期望的第一频率相关的控制值的步骤。然后在后续步骤中使用与控制值相关的第二信号作为噪声整形器的输入信号。然后,通过将噪声整形器的输出与至少一个参考信号之一进行组合来产生具有第一频率的第一信号。第一信号用作处理器的时钟频率。在优选实施例中,提供具有固定参考频率的一个参考信号。通过由1比特噪声整形器提供的输出信号来选通或使能和保持参考信号,从而产生第一频率并然后用作处理器时钟频率。根据本发明的方法特别有利的是,其允许经由被馈送入噪声整形器的第二信号来控制处理器的时钟频率。

    网络超频控制电路
    42.
    发明公开

    公开(公告)号:CN101464826A

    公开(公告)日:2009-06-24

    申请号:CN200710203315.6

    申请日:2007-12-21

    发明人: 邹华 何凤龙

    IPC分类号: G06F11/30 G06F1/04

    CPC分类号: G06F1/08

    摘要: 一种网络超频控制电路,包括积分电路、第一及第二比较电路、第一及第二开关电路,指示灯信号引脚经积分电路分别与第一及第二比较电路的输入端相连,第一比较电路的输出端经第一开关电路与第一时钟控制引脚相连,第二比较电路的输出端经第二开关电路与第二时钟控制引脚相连,当网络空闲时,积分电路控制第一及第二比较电路分别输出电平信号控制第一与第二开关电路均输出低电平;当网络轻载时,积分电路控制第一及第二比较电路分别输出电平信号控制第一与第二开关电路分别输出高电平与低电平;当网络重载时,积分电路控制第一及第二比较电路分别输出电平信号控制第一及第二开关电路均输出高电平。所述网络超频控制电路简单、成本低。

    在数字处理系统中用于超频的方法和装置

    公开(公告)号:CN100504716C

    公开(公告)日:2009-06-24

    申请号:CN200580003357.4

    申请日:2005-01-20

    IPC分类号: G06F1/00

    CPC分类号: G06F1/08

    摘要: 一种确定数字处理系统可以工作的最大最优时钟频率的方法,该方法包括步骤:产生初始频率的时钟信号;以步进的方式增加所述频率,并确定在所选数量的频率中的每一个频率下所述系统的工作情况,直到识别出所述处理器不能正确工作的时钟频率;以及识别所述系统可以正确工作的最大时钟频率;其特征在于:所述最大时钟频率包括正好在一个被确定为所述系统不能正确工作的频率前的频率;还在于提供时序监控器,用于确定所述系统在每个频率下是否可以在系统时序约束内工作,由此表示所述系统是否在各个频率下正确工作。

    时钟频率扩展装置
    44.
    发明公开

    公开(公告)号:CN101295971A

    公开(公告)日:2008-10-29

    申请号:CN200810084509.3

    申请日:2008-03-21

    发明人: 古市宗司

    IPC分类号: H03K5/135

    摘要: 本发明提供一种时钟频率扩展装置,其能降低时钟高次谐波,比以往能进一步降低EMI。该时钟频率扩展装置具有:多个相位时钟生成器(40),其使输入时钟信号Clk_in发生迟延,生成并输出相位不同的多个时钟Clkd[15:0];随机数发生器(50),其基于多个时钟Clkd[15:0]产生并输出任意的随机数Cnt1[3:0];时钟选择器(60),其基于随机数Cnt1[3:0],选择多个时钟Clkd[15:0]并输出时钟Clkn、Clkp;以及时钟生成器(70),其生成并输出具有响应了时钟Clkn、Clkp的逻辑值的、频率扩展后的输出时钟Clko。

    车载电子控制设备
    45.
    发明授权

    公开(公告)号:CN100360336C

    公开(公告)日:2008-01-09

    申请号:CN200410102277.1

    申请日:2004-12-14

    IPC分类号: B60L1/00 G06F1/32

    摘要: 车载电子控制设备包括用车载电池通过开关元件和主电源电路供电的主控电路单元和一直通过辅助电源电路供电的计时电路单元。计时电路单元具有与高速时钟信号同步工作的从CPU、和用于对低速时钟信号的分频信号计数并产生开始输出信号的计时计数器。当电源开关断开而断开开关元件时,计时电路单元通过高速时钟信号周期性地校正低速时钟信号,并的测量启动时间。

    时钟率调整装置及方法
    46.
    发明公开

    公开(公告)号:CN101025939A

    公开(公告)日:2007-08-29

    申请号:CN200710006977.4

    申请日:2007-01-31

    发明人: 谢秉谕 陈宏庆

    IPC分类号: G11B7/004 G11B7/0045 H03L7/08

    CPC分类号: G06F1/08

    摘要: 本发明提供一种用以调整一光储存系统中一时钟的一时钟率的时钟率调整装置及方法。该时钟率调整装置包含一指示供应器、一通量率检测器以及一时钟产生器。该方法执行下列步骤:指示供应器产生一指示信号指示该光储存系统的一状态;通量率检测器根据该指示信号产生一控制信号;时钟产生器根据该控制信号产生具该时钟率的该时钟。由时钟率调整装置决定的时钟率是根据一最低要求时钟率及一可变数据率而被动态地调整。本发明提供了一种可以节省能量的时钟率调节装置及其相关方法。

    时钟脉冲切换电路
    48.
    发明公开

    公开(公告)号:CN1936766A

    公开(公告)日:2007-03-28

    申请号:CN200610138927.7

    申请日:2006-09-21

    IPC分类号: G06F1/04 G06F1/12 H03K5/00

    CPC分类号: G06F1/08

    摘要: 本发明提供一种不会产生危害和工作比崩溃,而能施行时钟脉冲切换的时钟脉冲切换电路,其具备有:第1同步化电路1,通过第1时钟脉冲CLK1使时钟脉冲选择信号SEL同步化;第2同步化电路2,通过第2时钟脉冲CLK2使通过第1同步化电路1以第1时钟脉冲CLK1同步化的时钟脉冲选择信号SEL同步化;以及时钟脉冲选择电路5,与通过第1同步化电路1而与第1时钟脉冲CLK1同步的时钟脉冲选择信号SEL同步,并输出【1】(高电位),之后与通过第2同步化电路2以第2时钟脉冲CLK2同步化的时钟脉冲选择信号SEL同步,并选择第2时钟脉冲CLK2。