-
公开(公告)号：CN101819819B
公开(公告)日：2014-09-10
申请号：CN201010126221.5
申请日：2010-02-26
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/10 , G11C16/3418 , G11C16/3427
Abstract: 本发明提供了一种非易失性存储设备的编程方法，包括：将本地电压施加到第一未选择字线；在将本地电压施加到第一未选择字线后，将本地电压施加到第二未选择字线；并且在本地电压被施加到第二未选择字线后，将通过电压施加到第一未选择字线。这里还提供了相关的设备和系统。
-
公开(公告)号：CN103855181A
公开(公告)日：2014-06-11
申请号：CN201310625348.5
申请日：2013-11-28
Applicant: 三星电子株式会社
CPC classification number: H01L45/08 , H01L27/2454 , H01L27/2481 , H01L45/1233 , H01L45/146
Abstract: 本发明提供电阻式存储器件，该电阻式存储器件包括：栅叠层，包括在竖直方向上层叠在基板上的模制绝缘层和栅极；沟道，在竖直方向上穿透栅叠层以电连接到基板；栅绝缘层，提供在沟道和栅极之间；以及沿着沟道的延伸方向设置的可变电阻层。栅叠层可以包括通过使栅极在水平方向上凹入而形成的凹穴。可变电阻层可以朝向凹穴在水平方向延伸并且与栅极中的至少一个在水平方向上重叠。还提供了相关的方法。
-
-
公开(公告)号：CN101106140B
公开(公告)日：2011-04-13
申请号：CN200710129103.8
申请日：2007-07-11
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/522 , H01L23/528 , H01L21/8247 , H01L21/768
CPC classification number: G11C16/0483 , G11C16/3427
Abstract: 一种非易失性存储器件可以包括：半导体衬底，该半导体衬底包括在其表面的有源区；在该有源区上的第一存储单元串；以及在该有源区上的第二存储单元串。该第一存储单元串可以包括与在该第一接地选择线和第一串选择线之间的有源区相交叉的第一多个字线，以及在该第一多个字线的相邻字线之间可以提供几乎相同的第一间隔。该第二存储单元串可以包括与在该第二接地选择线和第二串选择线之间的有源区相交叉的第二多个字线，以及在该第二多个字线的相邻字线之间可以提供几乎相同的第一间隔。而且，该第一接地选择线可以在该第二接地选择线和该第一多个字线之间，以及该第二接地选择线可以在第一接地选择线和该第二多个字线之间。而且，在该第一和第二接地选择线之间的部分有源区可以没有字线，以及在该第一和第二接地选择线之间的第二间隔可以大于第一间隔至少约3倍。还论述了相关方法。
-
公开(公告)号：CN101197379B
公开(公告)日：2011-04-06
申请号：CN200710198817.4
申请日：2007-12-07
Applicant: 三星电子株式会社
IPC: H01L27/115 , G06F13/00
CPC classification number: H01L27/115 , G11C16/0483 , H01L27/11521 , H01L27/11524 , H01L27/11568
Abstract: 一种非易失性存储器件包括多个串联的存储晶体管，其中源/漏区和其间的沟道区是第一类型，以及在该多个串联的存储晶体管的每个端部的选择晶体管，其中该每个选择晶体管的沟道区是第一类型。该第一类型可以是n-型或p-型。该非易失性存储器还可以包括在一个选择晶体管和多个串联的存储晶体管之间的多个串联的存储晶体管一端的第一虚拟选择晶体管，以及在另一选择晶体管和多个串联的存储晶体管之间的多个串联的存储晶体管的另一端的第二虚拟选择晶体管。
-
Patent Agency Ranking
公开(公告)号：CN1988178B
公开(公告)日：2010-05-26
申请号：CN200610168629.2
申请日：2006-12-19
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L27/115
CPC classification number: H01L29/7881 , G11C16/0483 , H01L27/115 , H01L27/11524 , H01L29/42332 , H01L29/792
Abstract: 一种半导体器件，包括在半导体衬底中限定的有源区，以及横跨有源区的栅电极。在栅电极的两侧上的有源区中限定源区/漏区。源区/漏区的至少一个是由栅电极的边缘场产生的场效应源区/漏区。另一个源区/漏区是具有与衬底不同的杂质场和不同的导电性的PN结源区/漏区。源区/漏区的至少一个是场效应源区/漏区。因此，可以在器件中减小或消除短沟道效应。
-
公开(公告)号：CN1855445B
公开(公告)日：2010-05-12
申请号：CN200610073587.4
申请日：2006-04-13
Applicant: 三星电子株式会社
IPC: H01L21/8247 , H01L27/115
CPC classification number: H01L27/115 , H01L27/11521 , H01L27/11526 , H01L27/11531
Abstract: 提供了制造非易失性存储器件的方法。在衬底上形成隔离层。衬底具有存储区和阱接触区，以及隔离层限定衬底的有源区。在有源区上形成栅绝缘层。构图栅绝缘层以在其中限定开口。该开口露出至少部分衬底的阱接触区，并用作在隔离层随后的蚀刻期间所生成电荷的电荷路径。还提供了相关的存储器件。
-
公开(公告)号：CN100527424C
公开(公告)日：2009-08-12
申请号：CN200510088510.X
申请日：2005-08-02
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L27/105 , H01L29/78 , H01L21/8247 , H01L21/8239 , H01L21/336
CPC classification number: H01L27/115 , H01L27/11519 , H01L27/11521 , H01L27/11524 , H01L27/11526 , H01L27/11529
Abstract: 一种半导体存储器，包括在其中具有沟槽的半导体衬底。在邻近沟槽的衬底表面上形成第一和第二栅图形，各个栅图形在沟槽的各个相对侧边上。在第一栅图形和第二栅图形之间的衬底内形成分裂的源/漏区，以便分裂源/漏区被沟槽分开。分裂源/漏区包括第一栅图形和沟槽之间的第一源/漏子区域以及在第二栅图形和沟槽之间并与第一源/漏子区域隔开的第二源/漏子区域。在衬底内形成连接区，连接区围绕沟槽从第一源/漏子区域至第二源/漏子区域延伸。还论述了相关方法。
-
公开(公告)号：CN101447229A
公开(公告)日：2009-06-03
申请号：CN200810128909.X
申请日：2008-06-18
Applicant: 三星电子株式会社
CPC classification number: G11C16/06 , G11C16/0483 , G11C16/16 , G11C16/30
Abstract: 本公开提供集成电路闪存器件及其擦除方法。集成电路闪存器件，诸如NAND闪存器件，包括：普通闪存单元的阵列；虚闪存单元的阵列；以及擦除控制器。该擦除控制器被构造为：在该集成电路闪存器件的擦除操作期间，同时地向虚闪存单元施加与普通闪存单元不同的预定偏压。还公开了与其相关的方法。
-
公开(公告)号：CN101404182A
公开(公告)日：2009-04-08
申请号：CN200810176914.8
申请日：2008-05-26
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C16/3404
Abstract: 具有电荷存储层的非易失性存储设备的编程或擦除方法，包括执行至少一个单元编程或擦除循环，每个单元编程或擦除循环包括将作为正电压或负电压的编程脉冲、擦除脉冲、时间延迟、软擦除脉冲、软编程脉冲和/或校验脉冲施加于非易失性存储设备的一部分(例如，字线或基片)。
-
-
-
-
-
-
-
-
-
Search Results
66
records
(took 0.032 seconds)
