公开(公告)号：CN1493881A

公开(公告)日：2004-05-05

申请号：CN03148059.4

申请日：2003-06-27

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: G01R27/26

CPC classification number: G01R27/2611

Abstract: 本发明的课题是提出简易而精度高的电感值测量装置和测量方法。将P沟道型MOS晶体管MP1的漏极与电感器L1的一端连接，接入对MOS晶体管MP1的源极施加电压Vdd的电源PS，使电感器L1的另一端经虚设电容器C2接地GND。另外，将与在电感器L1与MOS晶体管MP1之间存在的寄生电阻R1有相等的电阻值的虚设电阻器R2连接在MOS晶体管MP1的漏极与地GND之间，在虚设电阻器R2与地GND之间也连接了虚设电容器C2。在MOS晶体管MN1和MN2的源极与地GND之间分别连接了电流测量器AM1和AM2。在MOS晶体管MN3和MN4的源极与地GND之间分别连接了电流测量器AM3和AM4。

公开(公告)号：CN1347052A

公开(公告)日：2002-05-01

申请号：CN01122502.5

申请日：2001-06-25

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: G06F17/60

CPC classification number: G06Q30/06 ,  G06Q40/06

Abstract: 使得IP提供者易于进行资金筹措,向IP提供者还原与其价值相符的报酬,促使IP提供者公开优质的IP,减轻使用者设计、验证IP的负担。由提供者11提供的IP31在交易市场22中公开,对之发行证券32。由投资家13购买的证券32的等价报酬44通过交易市场22还原给提供者11。此外,使用者12向交易市场22支付等价报酬41,并还原给提供者11。由提供者11向投资家13支付红利43。

公开(公告)号：CN1334605A

公开(公告)日：2002-02-06

申请号：CN01117047.6

申请日：2001-01-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L29/78 ,  H01L27/12

CPC classification number: H01L29/78615 ,  H01L29/783

Abstract: 在SOI基板1的元件分离区域中,STI10形成在硅层4内。在元件分离区域的端部,在硅层4的上表面内以埋入STI10一部分的上表面内的方式选择性地形成P+型杂质扩散区域11。在SOI基板1的元件形成区域中,在硅层4的上表面内形成接触杂质扩散区域11侧面的本体区域15。钨插塞14通过阻挡膜13接触杂质扩散区域11,并且通过阻挡膜13接触栅电极9上表面的一部分及侧面。本半导体装置在SOI－DTMOSFET中能避免或抑制伴随在硅层内形成栅极一体接触区的面积损失。

公开(公告)号：CN1292572A

公开(公告)日：2001-04-25

申请号：CN00130631.6

申请日：2000-10-08

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L29/78609 ,  H01L29/78621

Abstract: 本发明的目的在于,通过在SOI结构的半导体装置中抑制经局部STI结构的隔离绝缘膜邻接的晶体管之间发生的漏电流,来得到提高了隔离特性和耐压的半导体装置及其制造方法。其解决方法是,在由半导体衬底1、埋入氧化膜2和半导体层3构成的SOI结构的半导体衬底1与埋入氧化膜2相接的表面上形成杂质层12。

公开(公告)号：CN1237791A

公开(公告)日：1999-12-08

申请号：CN99103387.6

申请日：1999-02-05

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L23/12 ,  H01L23/50 ,  H01L23/28 ,  H01L23/36 ,  H01L21/60

CPC classification number: H01L23/49827 ,  H01L23/3114 ,  H01L23/49816 ,  H01L2223/6622 ,  H01L2224/14515 ,  H01L2224/16 ,  H01L2924/01019 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/19041 ,  H01L2924/3025 ,  H05K1/0218 ,  H05K3/3436

Abstract: 利用应力缓冲膜把半导体芯片叠置在绝缘基板上，同时(a)在由于热膨胀产生的应力密度最高区域的芯片周围部分连接应力缓冲膜，在绝缘基板的周围部分设置遮蔽用电极，则减少了芯片和信号用电极的分担应力；(b)在芯片周围连接遮蔽层应力缓冲膜。或对于绝缘基板上的每个信号用电极，设置同轴状筒形遮蔽层阵列。(c)制造装配散热片的封壳。(d)绝缘基板，密封材料，封壳等构件任何一个构件，由包含重氢的树脂构成。

公开(公告)号：CN1221213A

公开(公告)日：1999-06-30

申请号：CN98118562.2

申请日：1998-09-03

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/76 ,  H01L21/31 ,  H01L21/768

CPC classification number: H01L29/4983 ,  H01L21/28052 ,  H01L21/32053 ,  H01L21/76235 ,  H01L23/5222 ,  H01L23/53295 ,  H01L27/10805 ,  H01L27/10844 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7845 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是提高隔离槽的元件分离特性。在半导体衬底1中用箭头30、31示出的有源半导体区上形成用隔离槽(STI2)分离的元件。将SiOF充填到STI2中。