公开(公告)号：CN108807538A

公开(公告)日：2018-11-13

申请号：CN201711190908.3

申请日：2017-11-24

申请人： 台湾积体电路制造股份有限公司

发明人： 杨胜杰 ,  邱泰鑫

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/423

CPC分类号： H01L29/513 ,  H01L21/82345 ,  H01L21/823456 ,  H01L27/0207 ,  H01L29/4238 ,  H01L29/4966 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7845 ,  H01L29/7856 ,  H01L29/785 ,  H01L29/42356

摘要： 半导体器件包括沿着第一方向伸展的有源区。半导体器件包括沿着大致垂直于第一方向的第二方向伸展的第一纵长栅极。第一纵长栅极包括设置在有源区上方的第一部分和不设置在有源区上方的第二部分。第一部分和第二部分包括不同的材料。半导体器件包括沿着第二方向伸展的第一纵长栅极和在第一方向上与第一纵长栅极分开的第二纵长栅极。第二纵长栅极包括设置在有源区上方的第三部分和不设置在有源区上方的第四部分。第三部分和第四部分包括不同的材料。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN108807386A

公开(公告)日：2018-11-13

申请号：CN201710292148.0

申请日：2017-04-28

申请人： 三星电子株式会社

发明人： 石城大 ,  李钟昊 ,  裵金钟

IPC分类号： H01L27/11 ,  H01L29/78

CPC分类号： H01L27/1104 ,  H01L29/7845

摘要： 一种半导体器件包括：在基板上的绝缘层；在绝缘层上的沟道区；在绝缘层上的栅结构，该栅结构交叉沟道区；在绝缘层上的源/漏区，该源/漏区彼此间隔开并且栅结构插置在其间，该沟道区使源/漏区彼此连接；以及接触插塞，分别连接到源/漏区。沟道区可以包括在绝缘层上竖直地彼此间隔开的多个半导体图案，绝缘层包括分别邻近源/漏区的第一凹陷区域，以及接触插塞包括分别提供到第一凹陷区域中的下部分。

公开(公告)号：CN107369709A

公开(公告)日：2017-11-21

申请号：CN201610315837.4

申请日：2016-05-12

申请人： 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

发明人： 金兰

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/28518 ,  H01L21/02123 ,  H01L21/02211 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02636 ,  H01L21/28556 ,  H01L21/3065 ,  H01L21/823418 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/66636 ,  H01L29/7848 ,  H01L29/7842 ,  H01L29/7845

摘要： 一种半导体结构的形成方法，包括：提供衬底，衬底包括用于形成第一晶体管的第一区域和用于形成第二晶体管的第二区域；形成第一应力层和第二应力层，第一应力层和第二应力层的顶部表面高于衬底的表面；形成覆盖层；去除第一应力层和第二应力层相对面上部分厚度的覆盖层。本发明通过在形成覆盖层之后，去除第一应力层和第二应力层相对表面上部分厚度的覆盖层，以扩大隔离结构两侧第一应力层和第二应力层之间的距离，有效的改善相邻应力层之间距离太近而引起的器件性能问题，减少了器件短接现象的出现。此外，去除部分厚度的覆盖层还可以去除位于第一应力层和第二应力层相对表面上覆盖层表面所形成的堆叠缺陷，从而提高所形成半导体器件的性能。

公开(公告)号：CN107068757A

公开(公告)日：2017-08-18

申请号：CN201611233438.X

申请日：2016-12-28

申请人： 台湾积体电路制造股份有限公司

发明人： 谢文佳 ,  罗以君

IPC分类号： H01L29/78 ,  H01L29/08 ,  H01L21/336

CPC分类号： H01L21/76832 ,  H01L21/76805 ,  H01L21/76834 ,  H01L21/76897 ,  H01L23/535 ,  H01L29/7848 ,  H01L29/7851 ,  H01L29/7845 ,  H01L29/0847 ,  H01L29/66795

摘要： 本发明提供了一种FinFET器件，FinFET器件包括具有至少一个鳍的衬底、栅极堆叠件、间隔件、应变层和复合蚀刻停止层。栅极堆叠件横跨至少一个鳍。间隔件在栅极堆叠件的侧壁上。应变层在衬底中并位于栅极堆叠件旁边。复合蚀刻停止层在间隔件上和应变层上。此外，复合蚀刻停止层在间隔件上较厚但是在应变层上较薄。本发明实施例涉及FINFET器件及其形成方法。

公开(公告)号：CN106206577A

公开(公告)日：2016-12-07

申请号：CN201510216889.1

申请日：2015-04-30

申请人： 台湾积体电路制造股份有限公司

发明人： 刘致为 ,  杜文仙 ,  黄仕贤 ,  彭成毅 ,  张智胜 ,  杨育佳

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L27/0924 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L29/165 ,  H01L29/267 ,  H01L29/7845 ,  H01L29/785

摘要： 本发明公开了半导体器件及其形成方法。该器件包括半导体衬底，半导体衬底包括第一半导体材料并且具有多个隔离部件，从而限定第一有源区和第二有源区；第一鳍式半导体部件，包括第二半导体材料并且形成在第一有源区中；以及第二鳍式半导体部件，包括第二半导体材料并且形成在第二有源区中。第一鳍式半导体部件是拉伸应变的并且第二鳍式半导体部件是压缩应变的。本发明涉及用于FinFET器件的方法和结构。

公开(公告)号：CN103426770B

公开(公告)日：2016-09-21

申请号：CN201210280801.9

申请日：2012-08-08

申请人： 台湾积体电路制造股份有限公司

发明人： 杨玉麟 ,  彭辞修 ,  叶致锴 ,  赖理学

IPC分类号： H01L21/336 ,  H01L21/28 ,  H01L29/78 ,  H01L29/49

CPC分类号： H01L27/0886 ,  H01L29/0649 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7845

摘要： 包括具有鳍的衬底的方法和器件。在鳍上形成金属栅极结构。金属栅极结构包括在鳍上形成的应力金属层，使得应力金属层从STI部件延伸至第一高度，第一高度大于鳍高度。在应力金属层上形成导电金属层。本发明提供了金属栅极finFET器件及其制造方法。

公开(公告)号：CN103325832B

公开(公告)日：2016-06-01

申请号：CN201310007898.0

申请日：2013-01-09

申请人： 台湾积体电路制造股份有限公司

发明人： 巫凯雄 ,  奧野泰利 ,  简珮珊 ,  曾伟雄

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423 ,  H01L21/336

CPC分类号： H01L29/7851 ,  H01L21/28556 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0653 ,  H01L29/7845 ,  H01L29/785

摘要： 提供用于鳍式场效晶体管(FinFET)器件的栅极应激源。栅极应激源包括底面、第一应激源侧壁、以及第二应激源侧壁。在栅极层的第一部分上形成底面。栅极层设置在浅沟槽隔离(STI)区域上。在栅极层的第二部分上形成第一应激源侧壁。栅极层的第二部分设置在鳍的侧壁上。在栅极层的第三部分上形成第二应激源侧壁。栅极层的第三部分设置在与鳍间隔开的结构的侧壁上。第一应激源侧壁和第二应激源侧壁没有超过鳍的高度。

公开(公告)号：CN103050530B

公开(公告)日：2015-07-15

申请号：CN201210071713.8

申请日：2012-03-16

申请人： 台湾积体电路制造股份有限公司

发明人： 刘继文 ,  王昭雄

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC分类号： H01L29/66795 ,  H01L21/76224 ,  H01L29/7843 ,  H01L29/7845 ,  H01L29/785

摘要： 公开了半导体器件以及制造半导体器件的方法，涉及FinFET器件及其制造方法。示例性半导体器件包括衬底，其包括设置在衬底上方的鳍结构，鳍结构包括一个或多个鳍。半导体器件还包括介电层，设置在鳍结构的中心部分上，并横跨一个或多个鳍的每一个。半导体器件还包括功函金属，设置在介电层上兵横跨一个或多个鳍的每一个。半导体器件还包括应变材料，设置在功函金属上并夹置在一个或多个鳍的每一个之间。半导体器件包括信号金属，设置在功函金属和应变材料的上方，并横跨一个或多个鳍的每一个。

公开(公告)号：CN104425273A

公开(公告)日：2015-03-18

申请号：CN201310393590.4

申请日：2013-09-02

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 赵猛

IPC分类号： H01L21/336 ,  H01L21/265 ,  H01L21/324

CPC分类号： H01L29/66636 ,  H01L29/66477 ,  H01L29/7845 ,  H01L29/7848

摘要： 本发明提供一种半导体器件的制造方法，包括以下步骤：首先，衬底上形成栅极结构；然后，刻蚀所述栅极结构两侧的衬底区域，形成凹蚀区域，并在所述凹蚀区域表面进行离子注入，以使所述凹蚀区域表面非晶化；再沉积应力层；接着进行退火，使非晶化的凹蚀区域表面再结晶以产生应力，该应力与所述应力层的应力相叠加并传递至所述沟道区域且保留在其中；最后去除所述应力层，并在所述栅极结构两侧的凹蚀区域中分别形成源极和漏极。本发明通过在沟道区域及其周围的衬底中进行离子注入得到非晶化区域，并沉积应力层，从而利用退火过程中非晶化区域再结晶产生的应力及应力层本身的应力，形成压应变或拉应变沟道，大大提高沟道区域的迁移率。

公开(公告)号：CN103681498A

公开(公告)日：2014-03-26

申请号：CN201210335448.X

申请日：2012-09-12

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 邓浩 ,  张彬 ,  向阳辉

IPC分类号： H01L21/8238

CPC分类号： H01L21/823828 ,  H01L29/66545 ,  H01L29/7845 ,  H01L29/7847

摘要： 本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括NMOS区和PMOS区；在所述半导体衬底上依次形成一氧化物层和一多晶硅层；去除所述PMOS区上的多晶硅层；在所述半导体衬底上形成一非晶态的碲化锗层；形成所述PMOS区的伪栅极结构；形成所述NMOS区的伪栅极结构；在所述伪栅极结构的两侧形成侧壁结构；在所述半导体衬底上形成一应力材料层，以覆盖所述伪栅极结构，并执行一退火过程；去除所述应力材料层；去除所述伪栅极结构，在所述侧壁结构之间形成栅沟槽。根据本发明，不需针对所述NMOS区和所述PMOS区分别实施应力记忆技术，从而省去了形成掩膜和去除掩膜的工序，缩短生产时间，降低制造成本。