-
公开(公告)号：CN100452403C
公开(公告)日：2009-01-14
申请号：CN02160032.5
申请日：2002-12-30
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/105 , H01L27/115 , G11C14/00
摘要： 一种非挥发性存储器的结构，此非挥发性存储器是由数个存储单元、数条字符线、数条漏极线与数条源极线所构成，其中该些存储单元以同行且相邻的两个存储单元为一组，而形成数个存储单元组，这些存储单元组并排成一行/列阵列。在每一行中，各个存储单元组中的两个存储单元共享一源极区，且相邻两存储单元组共享一漏极区。在每一列中，各个存储单元的源极区皆耦接所对应的一源极线，且各个存储单元的栅极皆耦接所对应的一条字符线；而每一行的各个存储单元的漏极区皆耦接至所对应的一条漏极线。
-
公开(公告)号：CN101295541A
公开(公告)日：2008-10-29
申请号：CN200710145821.4
申请日：2007-08-28
申请人： 旺宏电子股份有限公司
IPC分类号： G11C16/06
CPC分类号： G11C16/0466 , G11C16/26
摘要： 一种非挥发性存储器的操作方法，其为对选定的氮化物储存单元进行读取操作，且对相邻选定的储存单元一侧的字线施加第一正电压，以及对其另一侧的字线施加第二正电压。此操作方法，不仅可有效抑制耦合干扰的问题，而且可获得较大的操作窗口。
-
公开(公告)号：CN100409367C
公开(公告)日：2008-08-06
申请号：CN02102899.0
申请日：2002-01-30
申请人： 旺宏电子股份有限公司
摘要： 一种多重值闪存的写入与清除方法，用于对此多重值闪存作判读时，能有较大的读取电流分布范围及较大的操作起始电压范围而不至于误判。写入方法的步骤具有：在漏极上施加漏极电压，在栅极射入不同次数且每次对应不同向上递增的步阶值输出的写入电压以改变多重值闪存所代表的值，并在多重值闪存作最高值或是任何一值写入时，在最后一次写入电压射入前额外增加一次写入电压射入。清除方法的步骤具有：在源极上施加源极电压，在基底上施加基底电压，在栅极射入不定次数且每次对应不同向下减少的一步阶值输出的清除电压以清除多重值闪存所代表的不同值，以及多重值闪存作一值清除时，在最后一次清除电压射入前额外增加一次清除电压射入。
-
公开(公告)号：CN100394611C
公开(公告)日：2008-06-11
申请号：CN03153598.4
申请日：2003-08-18
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/15 , H01L29/792
摘要： 一种为改善相邻存储单元干扰的ONO闪存阵列，其在每一存储单元的沟道单侧附近注入口袋或沟道两侧附近注入不同浓度的口袋，使得每一存储单元具有不对称口袋，因而该内存阵列在利用带对带程序化或擦除时，不受相邻存储单元的干扰，此外，亦可降低读取时相邻存储单元的干扰。
-
公开(公告)号：CN100389495C
公开(公告)日：2008-05-21
申请号：CN200510075496.X
申请日：2005-06-02
申请人： 旺宏电子股份有限公司
摘要： 一种组件，系应用于混合式电源的集成电路(mixed powerintegrated circuits)上，并用以耦接于不同的电源供应总线之间。此组件包括一二极管以及与此二极管串联的晶体管。晶体管系具有主动P型保护环(active p-ring)于半导体基底之中，并且围绕于晶体管的源极与漏极的四周。主动P型保护环系具有一与半导体基底具有相同导电性的传导区域(conductive region)。当ESD事件影响(affect)第一导体及第二导体时，与P型保护环耦接的控制电路系会施加一偏压电压，以将载流子注入至半导体基底，并使短电压脉冲(short voltage pulse)能够从二极管的阳极经由寄生于半导体基底之中的硅控整流器(SCR)而放电至晶体管的源极。
-
公开(公告)号：CN101178932A
公开(公告)日：2008-05-14
申请号：CN200610144579.4
申请日：2006-11-06
申请人： 旺宏电子股份有限公司
摘要： 一种读取双位存储单元之方法。双位存储单元包括控制端、第一端以及第二端，双位存储单元于邻近第一端及第二端之处分别具有第一位储存节及第二位储存节。首先，分别施加控制电压及读取电压至控制端及第一端，且将第二端接地，以测量第一端的第一输出电流值。接着，分别施加控制电压及读取电压至控制端及第二端，且将第一端接地，以测量第二端的第二输出电流值。最后，根据第一输出电流值及第二输出电流值来同时读取第一位储存节及第二位储存节的位状态。
-
公开(公告)号：CN100352060C
公开(公告)日：2007-11-28
申请号：CN02120485.3
申请日：2002-05-20
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/112 , H01L21/8246
摘要： 一种双位操作的掩模式只读存储器结构及其制造方法，此存储器结构主要是由一基底、一栅极结构、一双位编码布植区、至少一间隙壁、一埋入式漏极、一绝缘结构以及一字符线所构成。其中，栅极结构配置在基底上，且双位编码布植区配置在栅极结构两侧边底下的基底中。另外，间隙壁是配置在栅极结构的两侧，且埋入式漏极配置在间隙壁两侧的基底中。因此，埋入式漏极与双位编码布植区之间具有一缓冲区。再者，绝缘结构配置在埋入式漏极上方的基底表面，且字符线是配置在栅极结构上。
-
公开(公告)号：CN1316601C
公开(公告)日：2007-05-16
申请号：CN02102849.4
申请日：2002-01-28
申请人： 旺宏电子股份有限公司
IPC分类号： H01L21/8239 , H01L21/8246
摘要： 一种非挥发性内存的制造方法，其首先提供一基底，此基底上已形成有一长条状的堆栈结构。接着，在长条状的堆栈结构两侧的基底中形成一埋入式漏极。再在埋入式漏极上形成一绝缘层。之后，在基底的上方依序形成一硅层以及一顶盖层。并且以垂直于埋入式漏极的方向图案化顶盖层、硅层以及长条状的堆栈结构，以形成数个栅极结构。然后，在未被顶盖层覆盖的硅层、栅极结构与基底的表面形成一衬层。之后，移除顶盖层，再在暴露出的硅层表面形成一金属硅化物层。
-
公开(公告)号：CN1949520A
公开(公告)日：2007-04-18
申请号：CN200510108648.1
申请日：2005-10-10
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/115 , H01L21/8247 , G11C16/02
摘要： 通过在存储器单元的衬底区域与存储器单元的源极区域及存储器单元的漏极区域中至少一个之间测量电流，来操作一种具有电荷捕捉结构的存储器单元。当存储器单元结构的其它部分储存不相关的信息时，读取作业将不同部分的电荷捕捉结构之间的耦合减少。通过该读取作业，存储器单元的感测范围可以显著地改善。通过增加存储器单元上的净正电荷以擦除存储器单元，而通过增加存储器单元上的净负电荷以编程存储器单元。
-
公开(公告)号：CN1949517A
公开(公告)日：2007-04-18
申请号：CN200510113477.1
申请日：2005-10-10
申请人： 旺宏电子股份有限公司
IPC分类号： H01L27/105 , H01L27/115 , H01L29/78 , G11C16/02
摘要： 读取一种具有电荷储存结构的存储单元，该读取是通过在存储单元的载电流节点之一与存储单元的衬底区域之间测量电流而进行的。当存储单元结构的其它部分储存不相关的数据时，读取操作减少不同部分的电荷捕捉结构之间的耦合。通过该读取操作，存储单元的感测范围可以显著地改善。例式的安排为单一存储单元、一行或非门(NOR)连接的存储单元，以及虚拟接地阵列的存储单元。
-
-
-
-
-
-
-
-
-
搜索结果
242 条记录 (耗时 0.04 秒)
