截尾格子码的软输出译码器

    公开(公告)号:CN1132320C

    公开(公告)日:2003-12-24

    申请号:CN97190400.6

    申请日:1997-04-14

    IPC分类号: H03M13/00

    摘要: 采用了截尾的纠错格子码的循环MAP译码器产生软判决输出。该循环MAP译码器提供格构第一级的状态的概率的估算,这些概率代替普通MAP译码器开始状态的先验知识。该循环MAP译码器以两种方式的任何一种提供初始状态概率分布。第一种方式涉及到本征值问题的解,对于该本征值问题,得到的本征矢量就是所需的初始状态概率分布;利用该开始状态的知识,循环MAP译码器按照MAP译码算法执行剩余的译码。第二种方式以递归为基础,对于该递归,迭代收敛于开始状态分布。在足够多次迭代后,就以大的概率得知圆形状态序列上的一状态,循环MAP译码器按照MAP译码算法执行剩余的译码。

    一种CC-QC-LDPC码的构建方法及译码装置

    公开(公告)号:CN105680877B

    公开(公告)日:2019-06-28

    申请号:CN201410662824.5

    申请日:2014-11-19

    IPC分类号: H03M13/11

    摘要: 一种CC‑QC‑LDPC码的构建方法及译码装置,存储器包含4个分组12、13、14、15,分别存储指定的信息,子译码器11每次迭代包括与子码校验矩阵中子矩阵行数J相同数量的译码状态,每个译码状态更新一个层,每一层的z个校验节点被分为G个阶段处理,每个译码状态包括G个译码阶段,每个译码阶段内有z/G个校验节点并行处理并且有z/G个校验节点和相关联的变量节点被更新。实施本发明的有益效果是,LDPC码的长度得到了有效而又高效的扩展,译码准确度有了大幅度提高,降低了存储的需求量,译码装置的复杂度与误码率相近的其他编码相比较低并且有较高的吞吐率,整体性能优越。

    为包括多个数据位和地址位的块生成错误码的装置和方法

    公开(公告)号:CN107436821A

    公开(公告)日:2017-12-05

    申请号:CN201710374844.6

    申请日:2017-05-24

    申请人: ARM 有限公司

    IPC分类号: G06F11/10

    摘要: 提供了为包括多个数据位和地址位的块生成错误码的装置和方法。装置具有:块生成电路,生成包括多个数据位和地址位的块;及错误码生成电路,接收块和包括多行掩码行的掩码阵列,应用错误码生成算法来生成针对块的错误码。错误码包括多个校验位,每个校验位使用块及掩码阵列的相应掩码行来确定。每个掩模行包括多个掩码位,每个掩码位与块的对应位相关联。至少一行掩模行的掩码位值受到限制,以确保当块的所有数据位具有相同值时,由错误码生成电路生成的错误码具有至少一个具有与数据位的值不同而与地址位的值无关的值的校验位。除支持数据位中的错误的检测和/或校正外,此方法还允许检测存储器地址解码错误、检测存储器输出中卡于0或1的错误。