-
公开(公告)号:CN1132320C
公开(公告)日:2003-12-24
申请号:CN97190400.6
申请日:1997-04-14
申请人: 通用电气公司
IPC分类号: H03M13/00
CPC分类号: H03M13/3723 , H03M13/3933 , H03M13/3938 , H03M13/616 , H03M13/6583
摘要: 采用了截尾的纠错格子码的循环MAP译码器产生软判决输出。该循环MAP译码器提供格构第一级的状态的概率的估算,这些概率代替普通MAP译码器开始状态的先验知识。该循环MAP译码器以两种方式的任何一种提供初始状态概率分布。第一种方式涉及到本征值问题的解,对于该本征值问题,得到的本征矢量就是所需的初始状态概率分布;利用该开始状态的知识,循环MAP译码器按照MAP译码算法执行剩余的译码。第二种方式以递归为基础,对于该递归,迭代收敛于开始状态分布。在足够多次迭代后,就以大的概率得知圆形状态序列上的一状态,循环MAP译码器按照MAP译码算法执行剩余的译码。
-
公开(公告)号:CN105846830B
公开(公告)日:2019-07-30
申请号:CN201510019132.3
申请日:2015-01-14
申请人: 北京航空航天大学 , 北京航天华科技有限公司
IPC分类号: H03M13/11
CPC分类号: H03M13/1111 , H03M13/1137 , H03M13/116 , H03M13/1188 , H03M13/611 , H03M13/616 , H03M13/6561
摘要: 本发明提供一种数据处理装置,该装置包括:m个数据处理模块,用于按照计算顺序在第i个周期处理Ni个数据或者操作;其中且m
-
公开(公告)号:CN105680877B
公开(公告)日:2019-06-28
申请号:CN201410662824.5
申请日:2014-11-19
申请人: 香港理工大学
IPC分类号: H03M13/11
CPC分类号: H03M13/116 , H03M13/1111 , H03M13/114 , H03M13/1154 , H03M13/616 , H03M13/6561 , H04L1/0045 , H04L1/0052
摘要: 一种CC‑QC‑LDPC码的构建方法及译码装置,存储器包含4个分组12、13、14、15,分别存储指定的信息,子译码器11每次迭代包括与子码校验矩阵中子矩阵行数J相同数量的译码状态,每个译码状态更新一个层,每一层的z个校验节点被分为G个阶段处理,每个译码状态包括G个译码阶段,每个译码阶段内有z/G个校验节点并行处理并且有z/G个校验节点和相关联的变量节点被更新。实施本发明的有益效果是,LDPC码的长度得到了有效而又高效的扩展,译码准确度有了大幅度提高,降低了存储的需求量,译码装置的复杂度与误码率相近的其他编码相比较低并且有较高的吞吐率,整体性能优越。
-
公开(公告)号:CN105144589B
公开(公告)日:2019-06-28
申请号:CN201480023818.3
申请日:2014-04-21
申请人: 索尼公司
发明人: 篠原雄二 , 纳比勒·斯文·洛金·穆罕默德 , 拉克伦·迈克尔 , 平山雄一 , 山本真纪子
CPC分类号: H03M13/1177 , H03M13/1137 , H03M13/1165 , H03M13/152 , H03M13/255 , H03M13/2707 , H03M13/271 , H03M13/2906 , H03M13/356 , H03M13/616 , H04L1/0041 , H04L1/0057
摘要: 本发明涉及能够在使用LDPC码的数据传输中确保良好的通信质量的数据处理装置以及数据处理方法。代码长度是16200位并且编码率是7/15的LDPC码的码位由对应于由8PSK限定的8个信号点中的一个的符号的符号位替换。在将储存在具有3×16200/3位的储存容量的储存单元内的并且从每个储存单元中每次读取一位的3位码位分配给一个符号时,当3位码位中从最高有效位开始的第#i+1位被设置为位b#i,一个符号的3位符号位中从最高有效位开始的第#i+1位被设置为位y#i时,位b0、b1、b2分别被y1、y0、y2替换。例如,本发明可以应用于例如使用LDPC码的数据传输等的情况中。
-
公开(公告)号:CN109144768A
公开(公告)日:2019-01-04
申请号:CN201810240554.7
申请日:2018-03-22
申请人: 西部数据技术公司
IPC分类号: G06F11/10
CPC分类号: H03M13/093 , G06F11/1004 , H03M13/091 , H03M13/154 , H03M13/3761 , H03M13/616 , H03M13/617 , H03M13/6516 , G06F11/1012
摘要: 公开了检测计算错误的技术,其中系统可以包括一个或多个处理器和存储逻辑。该存储逻辑可以由所述一个或多个处理器执行以执行操作,该操作包括:接收数据向量,该数据向量包括多个有序块;将数据向量转置为一组子向量,每个子向量包括来自每个有序块的对应数据元素;基于该组子向量生成一组离散的循环冗余校验(CRC);将该组离散CRC转置为一组混合CRC,每个混合CRC包括来自每个离散CRC的CRC数据元素;并且将该组混合CRC压缩成简化CRC。
-
公开(公告)号:CN108694097A
公开(公告)日:2018-10-23
申请号:CN201810161779.3
申请日:2018-02-27
申请人: 桑迪士克科技有限责任公司
CPC分类号: H03M13/118 , G06F3/0619 , G06F3/0655 , G06F3/0688 , G06F11/10 , G06F11/1048 , H03M13/1102 , H03M13/1125 , H03M13/116 , H03M13/3715 , H03M13/616 , H03M13/6516 , H03M13/6566 , G11C29/42
摘要: 存储设备可以对存储器的不同存储器区域不同地编程数据。在一些实施例中,存储设备可以对不同的存储器区域使用不同的码本。在其他实施例中,存储设备可以对不同的存储器区域不同地修改位顺序。存储设备使用的码本或存储设备对特定存储器区域执行的位顺序修改可能取决于特定于该存储器区域的不好的存储位置。在使用不同的码本的情况下,可以从库中选择最佳码本,或者可以基于存储器区域的不好的存储位置修改码本。
-
公开(公告)号:CN105122655B
公开(公告)日:2018-06-12
申请号:CN201380071780.2
申请日:2013-12-03
申请人: 数字无线功率有限公司
发明人: 布拉尼米尔·R·沃伊契奇 , 法纳兹·沙耶
IPC分类号: H03M13/00
CPC分类号: H04L1/0045 , G06F11/1625 , H03M13/09 , H03M13/1108 , H03M13/1111 , H03M13/112 , H03M13/1131 , H03M13/1154 , H03M13/1191 , H03M13/1515 , H03M13/23 , H03M13/255 , H03M13/27 , H03M13/2792 , H03M13/2906 , H03M13/2933 , H03M13/2948 , H03M13/3707 , H03M13/373 , H03M13/3746 , H03M13/3784 , H03M13/3938 , H03M13/45 , H03M13/451 , H03M13/453 , H03M13/612 , H03M13/616 , H03M13/6325 , H03M13/6337 , H03M13/6362 , H03M13/6541 , H03M13/6552 , H03M13/658 , H04B17/309 , H04L1/004 , H04L1/005 , H04L1/0057 , H04L1/0059 , H04L1/0065 , H04L1/0071 , H04L25/022 , H04L25/0222 , H04L25/0224 , H04L25/0236 , H04L27/261 , H04L27/2649
摘要: 本发明提供了用于解码分组码和级联码的系统和方法。这些系统和方法包括基于置信度传播算法的先进迭代解码技术,其中当其应用于具有较高密度奇偶校验矩阵的代码时尤为有利。在置信度传播的迭代期间,可以计算变量‑校验消息。根据一些实施方式,可以基于变量‑校验消息的集合中的最小绝对值计算缩放因子,且可以使用所述缩放因子来缩放所述置信度传播期间传递的所述消息。根据其它实施方式,可以比较且使用所述变量‑校验消息的正号或负号以生成经修改的变量‑校验消息。根据其它实施方式,可以生成且使用稀疏奇偶校验矩阵以依软输入软输出消息传递产生更新的对数似然比。这些和其它改善增强了H/M/LDPC码的解码,所述H/M/LDPC码包括HD无线电系统中可以使用的里德所罗门码(Reed‑Solomon code)。
-
公开(公告)号:CN107436821A
公开(公告)日:2017-12-05
申请号:CN201710374844.6
申请日:2017-05-24
发明人: 考塞尔·雅各布·乔哈尔
IPC分类号: G06F11/10
CPC分类号: H03M13/05 , G06F11/1016 , H03M13/19 , H03M13/2909 , H03M13/616 , G06F11/1012
摘要: 提供了为包括多个数据位和地址位的块生成错误码的装置和方法。装置具有:块生成电路,生成包括多个数据位和地址位的块;及错误码生成电路,接收块和包括多行掩码行的掩码阵列,应用错误码生成算法来生成针对块的错误码。错误码包括多个校验位,每个校验位使用块及掩码阵列的相应掩码行来确定。每个掩模行包括多个掩码位,每个掩码位与块的对应位相关联。至少一行掩模行的掩码位值受到限制,以确保当块的所有数据位具有相同值时,由错误码生成电路生成的错误码具有至少一个具有与数据位的值不同而与地址位的值无关的值的校验位。除支持数据位中的错误的检测和/或校正外,此方法还允许检测存储器地址解码错误、检测存储器输出中卡于0或1的错误。
-
公开(公告)号:CN103534952B
公开(公告)日:2017-10-10
申请号:CN201280023043.0
申请日:2012-04-03
申请人: 美光科技公司
发明人: 钱德拉·C·瓦拉纳西 , 董桂强
IPC分类号: H03M13/11
CPC分类号: H03M13/118 , G06F11/10 , H03M13/1151 , H03M13/1162 , H03M13/1165 , H03M13/1174 , H03M13/1182 , H03M13/611 , H03M13/616 , H04L1/0045 , H04L1/0057
摘要: 一些实施例包含用于编码消息信息的设备及方法。此些设备及方法可包含使用低密度奇偶校验LDPC码的奇偶校验矩阵来产生具有上三角形子矩阵的第一矩阵。如果所述上三角形子矩阵的行的总数目等于所述奇偶校验矩阵的秩,那么可基于所述第一矩阵而产生用以编码所述消息信息的奇偶信息。如果所述上三角形子矩阵的行的所述总数目小于所述奇偶校验矩阵的所述秩,那么可对所述第一矩阵的第二子矩阵执行三角化运算以产生第二矩阵。可基于所述第二矩阵而产生用以编码所述消息信息的奇偶信息。本发明描述包含额外设备及方法的其它实施例。
-
公开(公告)号:CN107017030A
公开(公告)日:2017-08-04
申请号:CN201610894100.2
申请日:2016-10-13
申请人: 爱思开海力士有限公司
IPC分类号: G11C29/42
CPC分类号: H03M13/2909 , G06F11/1068 , G11C29/52 , G11C2029/0411 , H03M13/1102 , H03M13/116 , H03M13/1162 , H03M13/1177 , H03M13/118 , H03M13/1185 , H03M13/1197 , H03M13/611 , H03M13/616 , H04L1/0009 , H04L1/0041 , H04L1/0057 , G11C29/42
摘要: 一种用于不规则代码的高效LDPC编码器。本发明公开一种存储器系统,其中第一存储器位置存储奇偶校验矩阵H的部分A、C、E和B的循环内容。第二存储器位置存储部分A、C、E和B的循环列计数。第三存储器位置存储等于(ET‑1B+D)‑1的密集矩阵,其中T为单位矩阵并且D和T也为奇偶校验矩阵H的部分。响应于接收的信息数据生成第一和第二奇偶校验信息。生成第一和第二奇偶信息包括访问奇偶校验矩阵H的部分A、C、E和B的循环内容并且访问部分A、C、E和B的循环列计数。
-
-
-
-
-
-
-
-
-