-
公开(公告)号:CN108170944B
公开(公告)日:2021-07-30
申请号:CN201711432765.2
申请日:2017-12-26
申请人: 全球能源互联网研究院有限公司 , 国网山东省电力公司电力科学研究院 , 国家电网有限公司
IPC分类号: G06F30/23 , G06F111/06 , G06F113/18 , G06F119/14
摘要: 本发明实施例提供了一种半导体器件的压力均衡制作参数优化方法及制作方法,该半导体器件的压力均衡制作参数优化方法包括:根据并联多芯片子模组的外轮廓确定半导体器件的电极盖板的形状,根据半导体器件参数建立半导体器件的有限元模型,并对有限元模型进行有限元分析,从而得到有限元分析结果,然后根据半导体器件的电极盖板的形状及有限元分析结果,确定半导体器件的制作参数。根据本发明实施例提供的半导体器件的压力均衡制作参数优化方法得到制作参数,利用该制作参数制作半导体器件,实现了半导体器件的压力均衡,提高了半导体器件的电气特性和可靠性。
-
公开(公告)号:CN110246814B
公开(公告)日:2021-07-06
申请号:CN201910467609.2
申请日:2019-05-30
申请人: 全球能源互联网研究院有限公司 , 国网山西省电力公司晋城供电公司 , 国家电网有限公司
摘要: 本发明公开了一种功率芯片预封装、封装方法及其结构、晶圆预封装结构,用于晶圆,晶圆上阵列排布有多个功率芯片,功率芯片的第一电极位于晶圆的第一表面,功率芯片的第二电极位于晶圆的第二表面,该预封装方法包括:将多个第一引出电极分别连接在功率芯片的第一电极上;利用封装材料填充各个第一引出电极之间的空间,形成包围第一引出电极的第一封装层;将多个第二引出电极分别连接在功率芯片的第二电极上;利用封装材料填充第二引出电极之间的空间,形成包围第二引出电极的第二封装层;对晶圆进行切割,形成预封装功率芯片。通过实施本发明,避免了功率芯片终端受到污染的可能,提高了功率芯片终端耐压的可靠性。
-
公开(公告)号:CN112735978A
公开(公告)日:2021-04-30
申请号:CN202011490768.3
申请日:2020-12-16
申请人: 全球能源互联网研究院有限公司 , 重庆大学
IPC分类号: H01L21/67
摘要: 本发明提供了一种压接装置和有压烧结设备,压接装置包括:底座,底座内设置有容纳腔;压块,设置在容纳腔内,压块能够在容纳腔内沿容纳腔的深度方向滑动;其中,芯片组件位于压块和容纳腔的底壁之间,压块能够将芯片组件压紧在底壁上。本发明的技术方案中,压接装置的结构简单,这样使得压接装置结构可以设计的更加地紧凑,相对于相关技术中的压接装置,体积更小,重量更轻,避免了相关技术中的压接装置造价成本高,场地要求高的问题,从而提高了压接装置使用的便利性,节约了压接装置的制造和维护成本。
-
公开(公告)号:CN109801899B
公开(公告)日:2021-04-23
申请号:CN201811607844.7
申请日:2018-12-27
申请人: 全球能源互联网研究院有限公司 , 国家电网有限公司
IPC分类号: H01L25/07
摘要: 本发明公开一种功率半导体模块,包括:多个并列设置的功率半导体单元,每个功率半导体单元封装在管壳中,且通过管壳中的弹力单元进行弹力支撑,每个功率半导体单元相互独立设置,且安装在第一金属电极与第二金属电极之间,第一金属电极与每个功率半导体单元电连接,第一金属电极与第二金属电极分别与外部电路电连接。本发明中的功率半导体模块中的功率半导体单元相互独立设置,当某一功率半导体单元一旦发生故障,可以利用另外正常的功率半导体单元替换,因此,可以充分利用芯片子模块,进而提高芯片子模块的利用率,可以减少芯片子模块的更换成本。
-
公开(公告)号:CN110277321B
公开(公告)日:2021-04-20
申请号:CN201910467686.8
申请日:2019-05-30
申请人: 全球能源互联网研究院有限公司
IPC分类号: H01L21/56 , H01L21/60 , H01L21/78 , H01L23/31 , H01L23/488
摘要: 本发明公开了一种功率芯片预封装、封装方法及其结构、晶圆预封装结构,用于晶圆,晶圆上阵列排布有多个功率芯片,功率芯片的第一电极位于晶圆的第一表面,功率芯片的第二电极位于晶圆的第二表面,该预封装方法包括:将多个第一引出电极通过第一封装层固定在同一平面上;将晶圆设置在第一引出电极上,晶圆的第一表面面向第一引出电极的方向;将多个第二引出电极分别设置在功率芯片的第二电极上;利用封装材料填充第二引出电极之间的空间,形成包围第二引出电极的第二封装层;对晶圆进行切割,形成预封装功率芯片。通过实施本发明,避免了功率芯片终端受到污染的可能,提高了功率芯片的可靠性。
-
公开(公告)号:CN112563231A
公开(公告)日:2021-03-26
申请号:CN202011387426.9
申请日:2020-12-01
申请人: 全球能源互联网研究院有限公司 , 重庆大学
IPC分类号: H01L23/488 , H01L21/60 , H01L23/373 , B82Y30/00 , B82Y40/00
摘要: 本发明提供了一种填充式芯片互连结构和芯片互连结构的制备方法,填充式芯片互连结构包括:基板;金属焊膏连接层,金属焊膏连接层设置在基板上;芯片,芯片设置在金属焊膏连接层上;其中,金属焊膏连接层包括第一金属焊膏层和第二金属焊膏层,第二金属焊膏层位于第一金属焊膏层的中心位置。本发明的技术方案中,第二金属焊膏层用于将芯片的中心区域与基板的中心区域连接在一起。第二金属焊膏层由第二金属焊膏热压烧结而制成,这样在填充式芯片互连结构的热压烧结的制备过程中,金属焊膏涂抹层的中心区域产生的有机物产物和堆积的热量能够及时通过第一金属焊膏层的路径和孔隙中散出。从而提高了金属焊膏连接层的连接质量和连接的可靠性。
-
公开(公告)号:CN111693844A
公开(公告)日:2020-09-22
申请号:CN202010797186.3
申请日:2020-08-10
申请人: 全球能源互联网研究院有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号: G01R31/26
摘要: 本发明涉及半导体技术领域,具体涉及一种压接型半导体器件的测试装置、测试方法及电子设备,其中,测试装置包括:压力传感器,用于检测施加于待测压接型半导体器件上的多组接触压力值;电压表,两端分别与待测压接型半导体器件的集电极和发射极连接,用于检测待测压接型半导体器件集电极与发射极之间的多组正向压降值;固定电流源,与待测压接型半导体器件集电极和发射极分别连接,用于向待测压接型半导体器件提供固定电流;处理器,与压力传感器及所述电压表连接,用于利用多组接触压力值、多组正向压降值、固定电流以及施压面积计算得到待测压接型半导体器件的接触电阻值。本发明无需测量压接型半导体器件的微观参数,测试简单易于操作。
-
公开(公告)号:CN111426931A
公开(公告)日:2020-07-17
申请号:CN202010322303.0
申请日:2020-04-22
申请人: 全球能源互联网研究院有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号: G01R31/26
摘要: 本发明涉及半导体技术领域,具体涉及一种IGBT器件的测试装置、测试方法及电子设备,其中,测试装置包括:压力传感器,用于检测施加于待测IGBT器件上的多组接触压力值;电压表,两端分别与待测IGBT器件的集电极和发射极连接,用于检测待测IGBT器件集电极与发射极之间的多组通态压降值;固定电流源,与待测IGBT器件集电极和发射极分别连接,用于向待测IGBT器件提供固定电流;处理器,与压力传感器及所述电压表连接,用于利用多组接触压力值、多组通态压降值、固定电流以及施压面积计算得到待测IGBT器件的接触电阻值。本发明提供的IGBT器件的测试装置,利用多组通态压降值、固定电流以及施压面积计算得到接触电阻值,无需测量IGBT器件的微观参数,测试简单易于操作。
-
公开(公告)号:CN108267680B
公开(公告)日:2020-05-05
申请号:CN201711432950.1
申请日:2017-12-26
申请人: 全球能源互联网研究院有限公司 , 国网浙江省电力公司 , 国家电网有限公司
IPC分类号: G01R31/26
摘要: 本发明公开一种基于IGBT器件关断的电感提取方法及装置,其中方法包括:获取待测IGBT器件在关断瞬态下的负载电流值、待测IGBT器件的集电极的至少四个不同关断电流值和发射极与集电极之间的至少四个不同关断电压值;根据测试参数,分别建立至少四个电压关系式,其分别包含四个不同的设定参数,四个不同的设定参数分别代表待测IGBT器件在关断瞬态下闭合回路中的续流支路电阻值、总电阻值、总电感值和电源电压值;计算四个电压关系式得到待测IGBT器件在关断瞬态下闭合回路中的总电感值。本发明通过获取待测IGBT器件在关断瞬态下其集电极多个不同关断电流值和发射极与集电极之间的多个不同关断电压值使得提取闭合回路的总电感值更加精确。
-
公开(公告)号:CN109256339B
公开(公告)日:2020-03-10
申请号:CN201811014024.7
申请日:2018-08-31
申请人: 全球能源互联网研究院有限公司
摘要: 本发明公开了一种芯片子模组与凸台的匹配方法及压接型IGBT器件的封装方法,其中芯片子模组与凸台的匹配方法,通过将芯片子模组的高度偏差进行分组,然后将分组后的芯片子模组的高度偏差分别与随机生成的待匹配凸台的高度偏差进行叠加,计算待匹配凸台的整体数量匹配偏差值,然后与第二预设阈值进行比较,并对待匹配凸台的差值进行补偿直到整体数量匹配偏差小于第二预设阈值,进而实现芯片子模组与待匹配凸台一一对应的目的。本发明可以实现对批量的芯片子模组与待匹配凸台的快速匹配,即提高了匹配效率,且可以使得整体匹配误差较小,通过该匹配方式有利于压接型IGBT器件的封装,进而保证了压接型IGBT器件具有良好的电气特性。
-
-
-
-
-
-
-
-
-