-
公开(公告)号：CN112906175B
公开(公告)日：2022-05-20
申请号：CN201911225817.8
申请日：2019-12-04
Applicant: 北京大学
IPC: G06F30/20 , G01R31/26 , G01R31/27 , G06F119/06
Abstract: 本发明公开了一种面向超低功耗应用场景的半导体器件综合评估方法，既考虑了器件的低功耗能力，又考虑了器件对电路性能(速度)的影响。该方法以具体电路的工作频率要求为性能标准，得到半导体器件刚好满足该工作频率的最小工作电压；以对照器件在给定工作频率对应的最小工作电压下的最小功耗作为功耗标准，既能得到待评估器件相较于对照器件是否具有低功耗优势的结论，又能得到待评估器件的优势“工作频率‑工作电压”范围。
-
公开(公告)号：CN112633487B
公开(公告)日：2022-05-20
申请号：CN202011564118.9
申请日：2020-12-25
Applicant: 北京大学
IPC: G06N3/063
Abstract: 本发明公开了一种卷积神经网络最大池化层电路，包含两个选通器、一个模拟数字转化器和一个阻值变化单元，阻值变化单元的两端分别连接两个选通器的输出端，其中第一选通器的一输入端接外部输入信号r1，另一输入端接地，控制端接外部控制信号c1；第二选通器的一输入端接前端电路的阻值变化单元交叉阵列中一根位线的输出，另一输入端接地，控制端接外部控制信号c1的逻辑取反信号；所述模拟数字转化器的模拟输入端与第二选通器的输出端相连，输出为数字信号，控制端连外部控制信号c2。该最大池化层电路利用阻值变化单元的内在机理完成小阵列中最大值的寻找，相比传统CMOS电路结构得到极大的简化，能够极大提升神经网络加速芯片的速度并降低能耗。
-
公开(公告)号：CN114510900A
公开(公告)日：2022-05-17
申请号：CN202210036319.4
申请日：2022-01-13
Applicant: 北京大学
IPC: G06F30/394 , G06F9/451 , G06F111/04
Abstract: 本发明公布了一种用于模拟电路版图布线的交互式编辑方法及工具，通过使用命令行窗口或图形化界面对版图布线进行交互式编辑，交互式地产生布线约束，实现实时、高效地调整版图布线结果；包括：利用模拟电路版图自动工具生成初始模拟电路版图，并展示在可视化界面上；定义布线命令集，通过命令行键入布线命令序列/命令流；将布线命令序列转化为布线内部操作命令，交互式地产生布线约束，并记录在模拟电路版图设计的数据结构中；通过设计布线拓扑优化算法，快速调整对应线网结点的布线拓扑，对布线结果进行实时更新。采用本发明的技术方案，能够在提升模拟电路版图设计效率的同时保证了版图设计的质量。
-
公开(公告)号：CN114361257A
公开(公告)日：2022-04-15
申请号：CN202210007405.2
申请日：2022-01-04
Applicant: 北京大学
Abstract: 本发明公开一种高速度、高耐久、低涨落的FeFET及其制备方法，属于半导体技术领域。本发明首先利用刻蚀高k栅介质使其形成多个沟槽，之后在沟槽中生长铁电HZO，再用化学机械抛光减薄至特定尺寸并退火的方法制备FeFET栅叠层。本发明每个沟槽内生长的铁电HZO单相性高，甚至接近单晶，极化取向及极化翻转一致性非常高，有利于提升FeFET的读写速度，降低器件与器件之间的涨落，且利用氧化物半导体作为沟道，可消除界面层的存在，提升FeFET的保持特性和耐久特性。本发明制备工艺与CMOS后端工艺兼容完全兼容，有望和CMOS逻辑电路混合集成。
-
公开(公告)号：CN114121088A
公开(公告)日：2022-03-01
申请号：CN202111404135.0
申请日：2021-11-24
Applicant: 北京大学 , 北京超弦存储器研究院
Abstract: 本发明公布了一种基于阻变存储器的实现可调随机随机数序列方法，该方法利用阻变存储器操作周期间的电阻波动性实现随机数发生，则可获得随机数序列。利用本发明控制操作电流改变随机数的统计分布，通过逐渐增加操作电流，随机数分布方差减小，利用这一过程可以实现客体倾向性的转变。本发明对解决强化学习应用的边端部署问题具有重要意义。
-
Patent Agency Ranking
公开(公告)号：CN114094009A
公开(公告)日：2022-02-25
申请号：CN202111385644.3
申请日：2021-11-22
Applicant: 北京大学 , 北京超弦存储器研究院
IPC: H01L45/00
Abstract: 本发明公布了一种基于多阻变层的阻变存储器及其制备方法，属于半导体和CMOS混合集成电路技术领域。本发明基于传统CMOS工艺来实现具有高retention的阻变存储器件，其核心在于，阻变层由拦截特性薄膜和具有阻变特性的阻变材料薄膜交替叠加构成，形成多层阻变层结构。本发明通过调整界面处势垒以期降低甚至消除阻变存储器的crossbar结构中存在的阻变层离子迁移问题，可有效地抑制器件的低保持力。同时，多层阻变层结构也有利于增加器件的状态数，为实现阻变存储器大规模集成以及商业化铺平了道路。
-
公开(公告)号：CN114093395A
公开(公告)日：2022-02-25
申请号：CN202111385647.7
申请日：2021-11-22
Applicant: 北京大学 , 北京超弦存储器研究院
Abstract: 本发明公布了一种高密度存储器交叉点阵，属于半导体技术领域。该存储器交叉点阵包括一系列互相垂直的导线，横向的导线之间互相平行，称之为字线；纵向的导线之间互相平行，称之为位线，每根字线与每根位线之间都互相垂直且存在交叉点，若字线共M根，位线共N根，则交叉点阵存在M×N个交叉点，在字线和位线上分别周期性设有锚点结构。本发明不仅增加了导线的粘附性，且降低了导线电阻，缓解了大规模阵列中电压降的问题，对超大规模新型存储器点阵的制备具有重要意义。
-
公开(公告)号：CN113990953A
公开(公告)日：2022-01-28
申请号：CN202111247985.4
申请日：2021-10-26
Applicant: 北京大学
IPC: H01L29/786 , H01L29/24 , H01L21/34
Abstract: 本发明公开了一种基于Bi2O2Se的多模态布尔逻辑实现方法及其应用。本发明将Bi2O2Se纳米片转移到硅/高k衬底上作为沟道，通过CMOS兼容的工艺制备背栅场效应晶体管，该器件作为多模态光热传感器可以同时对光信号和热信号产生响应，通过光照和降温实现“AND”和“OR”逻辑操作，通过光照和升温实现“XOR”逻辑操作。利用该器件组成电路，通过以上布尔逻辑可实现对热点图的边缘检测，从而可以对具有光热特征的热点图进行预处理分类。
-
公开(公告)号：CN113871486A
公开(公告)日：2021-12-31
申请号：CN202111134053.9
申请日：2021-09-27
Applicant: 北京大学
IPC: H01L29/788 , H01L29/417 , H01L21/336
Abstract: 本发明公开了一种多浮栅叠层型突触晶体管，具有叠层的多晶硅俘获层‑氧化物阻挡层，该多浮栅叠层结构采用多电平技术时能够保证每个电平之间的窗口大小，大容量的存储能够降低对电路的精确性的要求；多层俘获层的设计能够在器件尺寸减小、隧穿层减薄的情况下保证电荷的保持特性，且避免了单层俘获层电荷一处泄露则全部泄露的情况，减小漏电概率；通过调整叠层的厚度配比和层数可以实现存储窗口最大化。这些优良的器件特性使得其有潜力应用到未来大规模神经形态计算系统。
-
公开(公告)号：CN111341911B
公开(公告)日：2021-08-24
申请号：CN202010187425.3
申请日：2020-03-17
Applicant: 北京大学
Abstract: 本发明公开了一种基于二维铁电材料的人工异源突触器件及调控方法，首次提出采用具有面内和面外极化耦合的二维铁电材料作为功能层材料制备三端人工突触器件，利用材料本征的极化耦合特性来实现第三端的电学调控。增加的调控端可以促进或抑制人工突触器件的权值调控能力，使得人工突触器件能够完成更加复杂的仿生功能；第三端利用电场进行调控，调控的功耗极低；器件结构易于集成；每个器件能够单独调控，互不干扰。
-
-
-
-
-
-
-
-
-
Search Results
1250
records
(took 0.033 seconds)
