-
公开(公告)号：CN106814840A
公开(公告)日：2017-06-09
申请号：CN201511035949.6
申请日：2015-12-02
申请人： 飞思卡尔半导体公司
IPC分类号： G06F1/32
CPC分类号： G06F1/3287 , G06F1/3225 , G06F1/3275 , G06F3/0625 , G06F3/0634 , G06F3/0673 , Y02D10/14 , G06F1/3296
摘要： 本发明涉及用于处理器的低电力状态保持模式，用于在计算设备中节省电力的方法，所述计算设备包括连接至易失性系统存储器的处理器，处理器具有处理内核、总是开启的非唤醒AONW资源以及系统存储器控制器，所述方法包括：在处理器处接收进入低电力状态保持模式的请求；在易失性系统存储器中为每个AONW资源保存控制寄存器设置；将易失性系统存储器设置为自刷新模式以保持存储在易失性系统存储器中的所有数据；将系统存储器控制器设置为低电力状态；以及关断至处理内核和所有AONW资源的电力。
-
公开(公告)号：CN103457592B
公开(公告)日：2017-06-06
申请号：CN201310067385.9
申请日：2013-03-04
申请人： 微软技术许可有限责任公司
IPC分类号： H03K17/96
CPC分类号： G06F1/166 , E05D11/1064 , E05F5/08 , F16M11/38 , G05B11/01 , G06F1/1616 , G06F1/1618 , G06F1/1637 , G06F1/1654 , G06F1/1656 , G06F1/1662 , G06F1/1669 , G06F1/1681 , G06F1/1683 , G06F1/1684 , G06F1/1686 , G06F3/002 , G06F3/01 , G06F3/0202 , G06F3/0219 , G06F3/023 , G06F3/0414 , G06F3/0416 , G06F3/0487 , G06F3/0488 , G06F3/04886 , G06F9/541 , G06F11/3089 , G06F13/102 , H01H9/26 , H01H11/00 , H01H13/14 , H01H13/702 , H01H13/703 , H01H13/704 , H01H13/78 , H01H13/785 , H01H13/79 , H01H13/807 , H01H13/82 , H01H2201/036 , H01H2203/02 , H01H2203/036 , H01H2203/058 , H01H2205/006 , H01H2211/004 , H01H2211/006 , H01H2213/016 , H01H2217/004 , H01H2217/006 , H01H2217/01 , H01H2227/032 , H04M1/0216 , H04M1/0245 , H04M1/0254 , H04M1/72527 , H05K5/0226 , H05K5/0234 , Y02D10/14 , Y10T16/5401 , Y10T16/551 , Y10T29/49826
摘要： 描述了压力敏感按键技术。在一种或多种实现方式中，一种设备包括至少一个压力敏感按键，所述压力敏感按键具有通过间隔层与传感器衬底隔开的柔性接触层，该柔性接触层被配置成响应于压力而挠曲以便接触传感器衬底以发起用于计算设备的与压力敏感按键关联的输入。柔性接触层或传感器衬底中的至少一个被配置成利用由柔性接触层的第二位置处施加的压力造成的输出至少部分地规格化由柔性接触层的第一位置处施加的压力造成的输出，所述第二位置具有比第一位置更小的柔性。
-
公开(公告)号：CN105683864B
公开(公告)日：2017-05-31
申请号：CN201480057939.X
申请日：2014-10-15
申请人： 高通股份有限公司
CPC分类号： G11C5/02 , G06F1/3225 , G06F1/3275 , G11C5/025 , G11C5/063 , H01L24/89 , H01L27/0688 , H01L2924/1434 , H04L49/101 , H04L49/109 , Y02D10/13 , Y02D10/14
摘要： 公开了具有垂直存储器部件(64)的单片式三维(3D)集成电路(IC)(3DIC)。具有用于块间布线的紧密间距的垂直单片式层间过孔(MIV)(68)和每个层(62)处用于块存取的复用器(70)的3D存储器交叉开关(66)架构被用来缩短整个导体的长度并且减少阻容(RC)延迟。对这样的长的交叉开关的消除减少了交叉开关的RC延迟并且通常改善性能和速度。此外，对长的水平交叉开关的消除使得导体布线更容易。具有其小的行程长度的MIV可以在不需要转发器的情况下工作(不同于长的交叉开关)，并且控制逻辑单元可以被用来基于使用配置存储体。
-
公开(公告)号：CN106716390A
公开(公告)日：2017-05-24
申请号：CN201580047400.0
申请日：2015-07-17
申请人： 高通股份有限公司
CPC分类号： G06F9/44505 , G06F1/3296 , G06F13/385 , G06F13/4208 , Y02D10/14 , Y02D10/151
摘要： 改变包括多个块的PHY接口的操作状态，改变PHY接口的操作状态包括：接收指示多个块的期望特征设置的参数以用于改变PHY接口的操作状态；以及按顺序启用所述期望特征设置，所述顺序基于在特征设置之间的依赖关系，所述依赖关系存储于依赖关系表格中。
-
公开(公告)号：CN106688040A
公开(公告)日：2017-05-17
申请号：CN201580047645.3
申请日：2015-09-03
申请人： 美光科技公司
发明人： 凯尔·B·惠勒
IPC分类号： G11C7/10
CPC分类号： G06F12/0246 , G06F1/3275 , G06F9/30032 , G06F9/3004 , G06F12/0207 , G11C7/065 , G11C7/1006 , G11C7/1009 , G11C7/12 , G11C7/22 , G11C11/4076 , G11C11/4091 , Y02D10/14
摘要： 本发明的实例提供与在存储器中执行交换运算有关的设备及方法。实例设备可包含第一群组的存储器单元，其耦合到第一感测线且经配置以存储第一元素。实例设备还可包含第二群组的存储器单元，其耦合到第二感测线且经配置以存储第二元素。实例设备还可包含控制器，其经配置以致使在无需经由输入/输出I/O线来传送数据的情况下通过控制感测电路以执行若干运算而将所述第一元素存储于所述第二群组的存储器单元中且将所述第二元素存储于所述第一群组的存储器单元中。
-
公开(公告)号：CN103455151B
公开(公告)日：2017-05-17
申请号：CN201310096345.7
申请日：2013-03-04
申请人： 微软技术许可有限责任公司
IPC分类号： G06F3/02
CPC分类号： G06F1/166 , E05D11/1064 , E05F5/08 , F16M11/38 , G05B11/01 , G06F1/1616 , G06F1/1618 , G06F1/1637 , G06F1/1654 , G06F1/1656 , G06F1/1662 , G06F1/1669 , G06F1/1681 , G06F1/1683 , G06F1/1684 , G06F1/1686 , G06F3/002 , G06F3/01 , G06F3/0202 , G06F3/0219 , G06F3/023 , G06F3/0414 , G06F3/0416 , G06F3/0487 , G06F3/0488 , G06F3/04886 , G06F9/541 , G06F11/3089 , G06F13/102 , H01H9/26 , H01H11/00 , H01H13/14 , H01H13/702 , H01H13/703 , H01H13/704 , H01H13/78 , H01H13/785 , H01H13/79 , H01H13/807 , H01H13/82 , H01H2201/036 , H01H2203/02 , H01H2203/036 , H01H2203/058 , H01H2205/006 , H01H2211/004 , H01H2211/006 , H01H2213/016 , H01H2217/004 , H01H2217/006 , H01H2217/01 , H01H2227/032 , H04M1/0216 , H04M1/0245 , H04M1/0254 , H04M1/72527 , H05K5/0226 , H05K5/0234 , Y02D10/14 , Y10T16/5401 , Y10T16/551 , Y10T29/49826
摘要： 压敏键盘包括与键盘的按键相关联的多个压力传感器。响应于对键盘的一个或多个按键施加的压力，确定所施加的压力是否是键击(按键的用户选择)。多种不同因素可以用于确定所施加的压力是否是键击，比如所施加的压力的量、施加压力的速率、施加了压力的按键的数量、相对于在先键击施加压力的时间等等。
-
公开(公告)号：CN106663078A
公开(公告)日：2017-05-10
申请号：CN201580047097.4
申请日：2015-08-27
申请人： 高通股份有限公司
CPC分类号： H03K5/133 , G06F1/10 , G06F13/4068 , G06F13/4221 , G11C19/00 , H03K5/13 , H03K2005/0015 , Y02D10/14 , Y02D10/151
摘要： 公开了延迟电路以及相关的系统和方法。在一个方面，提供了使用逻辑来准确地延迟输出启用信号以减小或避免从设备内的数据危害的延迟电路。延迟电路包括配置成接收基于慢时钟的输出启用输入信号的两个移位寄存器链。第一移位寄存器链由快时钟的正边沿来进行时钟定时，并且提供第一选通信号。第二移位寄存器链由快时钟的负边沿来进行时钟定时，并且提供第二选通信号。该逻辑使用第一选通信号和第二选通信号以及输出启用输入信号来提供经延迟的输出启用输出信号。延迟电路为输出启用输出信号提供高度准确的时间延迟，以便以面积高效和功率高效的方式来减小或避免数据危害。
-
公开(公告)号：CN106649183A
公开(公告)日：2017-05-10
申请号：CN201611016787.6
申请日：2016-11-18
申请人： 深圳市博巨兴实业发展有限公司
CPC分类号： Y02D10/14 , Y02D10/151 , G06F13/4291 , G06F1/3237
摘要： 本发明公开了一种基于MCU的低功耗串行通信芯片，包括MCU内核MCU_CORE、串行通信单元SCC、IO控制单元IO_CTRL、功耗管理单元PMC、时钟单元CLOCK_GEN、程序存储器PMEM、程序存储接口控制单元PMEM_INTF、数据存储器DMEM和数据存储接口控制单元DMEM_INTF。本发明具有低功耗的优点。在通信的过程中，通信的上层协议部分通过MCU内核来实现，而物理层的接收与发送即通过芯片内的串行通信单元实现，串行通信单元在接收与发送的过程中，MCU内核处理低功耗的休眠状态，串行通信单元在工作中亦通过低功耗模式完成读取程序存储器，以及写入数据存储器等过程，芯片在完成串行通信过程中能够以较低的功耗来实现通信。
-
公开(公告)号：CN106576087A
公开(公告)日：2017-04-19
申请号：CN201580041726.2
申请日：2015-08-03
申请人： 康杜实验室公司
IPC分类号： H04L25/49
CPC分类号： H04L27/2637 , G06F13/426 , G11C7/1006 , G11C7/1066 , G11C7/1093 , G11C7/222 , G11C11/4076 , G11C11/4093 , H04L25/4919 , Y02D10/14 , Y02D10/151
摘要： 描述了用于支持编码子信道的正交差分向量信令码，所述正交差分向量信令码允许在相同传输介质上传输不同的时间对准式数据以及时钟信号。本发明实施例中所描述的增型LPDDR接口既适合在常规高速CMOS工艺中实施，也适合在DRAM集成电路工艺中实施。
-
公开(公告)号：CN104995611B
公开(公告)日：2017-04-12
申请号：CN201480008496.5
申请日：2014-01-20
申请人： 美光科技公司
发明人： 罗伯特·沃克尔
CPC分类号： G06F12/1009 , G06F9/5016 , G06F12/1027 , G06F12/109 , G06F13/1684 , G06F2212/65 , G06F2212/657 , Y02D10/14 , Y02D10/22
摘要： 本发明描述将存储器单元映射到应用程序的方法、存取存储器单元的方法、系统及存储器控制器。在一些实施例中，将包含多个物理通道的存储器系统映射到若干区域中，使得任一区域横跨所述存储器系统的每一物理通道。将应用程序分配给所述区域中的存储器，且使所述应用程序的性能及功率要求与所述区域相关联。还描述额外方法及系统。
-
-
-
-
-
-
-
-
-
搜索结果
2336 条记录 (耗时 0.028 秒)
