芯片子模组与凸台的匹配方法及压接型IGBT器件的封装方法

    公开(公告)号:CN109256339B

    公开(公告)日:2020-03-10

    申请号:CN201811014024.7

    申请日:2018-08-31

    IPC分类号: H01L21/56 H01L23/31 H01L21/66

    摘要: 本发明公开了一种芯片子模组与凸台的匹配方法及压接型IGBT器件的封装方法,其中芯片子模组与凸台的匹配方法,通过将芯片子模组的高度偏差进行分组,然后将分组后的芯片子模组的高度偏差分别与随机生成的待匹配凸台的高度偏差进行叠加,计算待匹配凸台的整体数量匹配偏差值,然后与第二预设阈值进行比较,并对待匹配凸台的差值进行补偿直到整体数量匹配偏差小于第二预设阈值,进而实现芯片子模组与待匹配凸台一一对应的目的。本发明可以实现对批量的芯片子模组与待匹配凸台的快速匹配,即提高了匹配效率,且可以使得整体匹配误差较小,通过该匹配方式有利于压接型IGBT器件的封装,进而保证了压接型IGBT器件具有良好的电气特性。

    一种基于IGBT器件的电感提取方法及装置

    公开(公告)号:CN108267643B

    公开(公告)日:2020-02-21

    申请号:CN201711434609.X

    申请日:2017-12-26

    IPC分类号: G01R27/26

    摘要: 本发明公开一种基于IGBT器件的电感提取方法及装置,其中方法包括:获取待测IGBT器件在开通瞬态下第一电流参数和第一电压参数、关断瞬态下第二电流参数和第二电压参数;选择第一电流参数和第二电流参数相同的数参数作为目标电流参数;根据目标电流参数和其对应电压参数分别建立待测IGBT器件在开通瞬态和关断瞬态闭合回路的第一电压关系式和第二电压关系式;计算第一电压关系式和第二电压关系式的差值消除电阻参数变量得到闭合回路中的电感参数。本发明通过同时分别采集待测IGBT器件开通瞬态的第一电流参数和第一电压参数和关断瞬态的第二电流参数和第二电压参数,通过计算消除回路中的电阻参数变量,可以准确地提取闭合回路中电感参数。

    一种IGBT模块封装结构
    83.
    发明授权

    公开(公告)号:CN107731768B

    公开(公告)日:2019-11-15

    申请号:CN201710806890.9

    申请日:2017-09-08

    IPC分类号: H01L23/48 H01L23/64 H01L25/07

    摘要: 本发明涉及大功率IGBT模块封装技术领域,具体涉及一种IGBT模块封装结构,包括绝缘基板;至少两个IGBT芯片并联支路组,设于所述绝缘基板上;至少两个发射极汇流结构,与所述IGBT芯片并联支路组一一对应地设置于所述绝缘基板上,且多个所述发射极汇流结构之间相互绝缘,每个所述IGBT芯片并联支路组的发射极与其对应的所述发射极汇流结构电气连接;发射极端子母线,设于所述绝缘基板上,与每个所述发射极汇流结构电气连接。本发明提供的IGBT模块封装结构,能够有效抑制关断时刻高频拖尾振荡。

    半导体功率器件的封装结构及封装结构的电极

    公开(公告)号:CN109449135A

    公开(公告)日:2019-03-08

    申请号:CN201811151918.0

    申请日:2018-09-29

    IPC分类号: H01L23/495 H01L23/31

    摘要: 本发明公开了一种半导体功率器件的封装结构及封装结构的电极,对封装结构内部的电极进行改进,按照从内到外电极的电阻逐渐减小的方式设计电极。由于,所有电极之间的互感,导致电流呈现外部大,中心小,与集肤效应类似的分布;并且由于电极的电阻相同,电流分布主要受集肤效应影响。由内至外电极电阻增大,从而削弱集肤效应的影响,使得各电极的电流趋于一致。在制作电极阶段,改变电极尺寸,不改变电极的分布以及封装结构的尺寸,因此并不影响器件大小,可以较好的在不增加封装尺寸的前提下实现多个半导体功率器件均流。

    一种压接型IGBT器件的短路失效测试方法及装置

    公开(公告)号:CN109100629A

    公开(公告)日:2018-12-28

    申请号:CN201810572017.2

    申请日:2018-06-01

    IPC分类号: G01R31/26

    摘要: 本发明公开一种压接型IGBT器件的短路失效测试方法及装置,其中方法包括:获取待测压接型IGBT器件在短路失效状态下的第一电压和第一电流,第一电压为待测压接型IGBT器件的集电极与发射极之间的电压,第一电流为待测压接型IGBT器件的集电极电流;根据第一电压和第一电流,计算待测压接型IGBT器件在短路失效状态下的失效电阻;在待测IGBT器件发生短路失效后的预设时间内获取失效电阻的变化率;根据失效电阻的变化率确定待测压接型IGBT器件的短路失效特性。本发明通过短路失效测试可以确定出待测压接型IGBT器件的失效电阻的电阻变化率,进而可以评估待测压接型IGBT器件的短路失效特性,可实现待测压接型IGBT器件投入到电力系统中进行可靠运行,并可以增强其使用寿命。

    一种高压功率半导体芯片的封装结构

    公开(公告)号:CN212517200U

    公开(公告)日:2021-02-09

    申请号:CN202021586937.9

    申请日:2020-08-03

    发明人: 王亮 石浩 杜玉杰

    IPC分类号: H01L25/18 H01L23/04 H01L23/48

    摘要: 一种高压功率半导体芯片的封装结构,包括:基板;位于所述基板上的高压功率半导体芯片,所述高压功率半导体芯片与所述基板相背的一面具有栅极;覆盖所述高压功率半导体芯片的第一封装框盖,所述第一封装框盖具有第一顶板,所述第一顶板中具有栅极预留口;栅极引出部,所述栅极引出部的一端位于所述栅极预留口中且与所述栅极电学连接。所述高压功率半导体芯片的封装结构的寄生电感降低。(ESM)同样的发明创造已同日申请发明专利

    一种功率芯片压接封装结构

    公开(公告)号:CN214588842U

    公开(公告)日:2021-11-02

    申请号:CN202120921263.1

    申请日:2021-04-29

    摘要: 本实用新型公开了一种功率芯片压接封装结构。功率芯片压接封装结构包括底板,底板上设置有多个IGBT芯片和多个覆铜陶瓷板;各个IGBT芯片和各个覆铜陶瓷板上均设置有金属柱,各金属柱的顶面位于同一水平面;柔性金属板,柔性金属板的底面覆盖并接触各金属柱的顶面;柔性金属板的顶面设置有多个辅助发射极引出端子,辅助发射极引出端子与柔性金属板电性接触;多层PCB板,多层PCB板位于柔性金属板上方,多层PCB板与多个辅助发射极引出端子电性接触;多层PCB板具有贯通多层PCB板的通孔;发射极电极,发射极电极位于多层PCB板上方,发射极电极具有多个压接臂,多个压接臂穿过多层PCB板的通孔与柔性金属板压接。

    一种用于半导体芯片的弹性封装结构

    公开(公告)号:CN210325751U

    公开(公告)日:2020-04-14

    申请号:CN201920906391.1

    申请日:2019-06-17

    IPC分类号: H01L23/31 H01L25/065

    摘要: 本实用新型提供了一种用于半导体芯片的弹性封装结构,包括上电极、下电极、环形封装结构和多个芯片子单元;多个芯片子单元设置于上电极和下电极之间;环形封装结构密封设置于上电极、下电极侧边且与上电极、下电极构成封闭的管壳结构。本实用新型能够有效降低封装成本,提高了半导体芯片的环境适应性,且延长了半导体芯片的使用寿命,通用性强,且可最大程度降低半导体芯片失效的封装成本,显著提高半导体芯片封装的良率。本实用新型中管壳结构为密封结构,可大幅提升半导体芯片对应用环境的适应性,管壳结构内部填充有硅凝胶,可大幅提高半导体芯片绝缘耐压能力,使得半导体芯片的电压等级更高,可靠性更强。(ESM)同样的发明创造已同日申请发明专利