半导体存储器件及其位线读出放大器操作方法

    公开(公告)号:CN106409324B

    公开(公告)日:2021-07-27

    申请号:CN201610621144.8

    申请日:2016-08-01

    Abstract: 一种半导体存储器件包括多个存储单元、多条字线和多条位线,其中每个存储单元耦合到各自的字线和位线。半导体存储器件包括多个读出放大器,其中每个读出放大器耦合到两条位线。半导体存储器件被配置为接收第一正供电电压、第二正供电电压和负供电电压,并且在放大存储单元中的数据的操作中基于负供电电压来确定放大电压的低电平。

    半导体存储器
    2.
    发明授权

    公开(公告)号:CN1747063B

    公开(公告)日:2011-11-09

    申请号:CN200510089338.X

    申请日:2005-08-02

    CPC classification number: G11C7/065 G11C11/406 G11C11/4091 G11C2211/4065

    Abstract: 半导体存储器,包括第一存储单元,连接在通过第一地址存取的第一字线与反相位线之间;第二存储单元,连接在通过第二地址存取的第二字线与位线之间;第一型检测放大器,串接在该位线与该反相位线之间,如果在第一启动信号上施加第一电压,使第一型第一MOS晶体管检测该反相位线及第一型第二MOS晶体管检测该位线、第二型第一检测放大器,串接在该位线与该反相位线之间,其中第二型第一MOS晶体管的检测能力比第二型第二MOS晶体管好;以及第二型第二检测放大器,其串接在该位线与该反相位线之间,其中第二型第四MOS晶体管的检测能力比第二型第三MOS晶体管好。本发明可通过延长刷新周期,降低刷新操作的电源消耗。

    控制内电压电平的内部电压发生电路和基准电压发生电路

    公开(公告)号:CN100449643C

    公开(公告)日:2009-01-07

    申请号:CN200310118713.X

    申请日:2003-12-02

    CPC classification number: G05F3/242

    Abstract: 提供一种控制内部电压电平的内部电压发生电和基准电压发生电路,其中基准电压发生电路包括配电单元、箝位控制单元以及控制单元;配电单元响应于外部电源电压产生低于外部电源电压的电压电平,通过输出端子输出根据工作模式变化的基准电压;箝位控制单元连接在输出端子和地电压之间,响应于比基准电压电平低的控制电压电平,箝位基准电压电平在恒定电平;控制单元响应于第一和第二工作模式信号增加或减少基准电压的电压电平;控制单元包括第一控制晶体管和第二控制晶体管;基准电压发生电路根据半导体存储器件的工作模式控制基准电压电平,这样,半导体存储器件的工作特性在一些工作模式下将提高,而在另一些工作模式下它的功耗将降低。

    半导体存储装置中执行部分阵列自更新操作的系统和方法

    公开(公告)号:CN1300801C

    公开(公告)日:2007-02-14

    申请号:CN02102056.6

    申请日:2002-01-18

    CPC classification number: G11C11/40622 G11C7/1018 G11C11/406 G11C11/4087

    Abstract: 用于执行PASR(部分阵列自更新)操作的系统和方法,其中在半导体存储装置中的包括一单元阵列的一个或多个所选择的存储体的一部分(即,1/2,1/4,1/8,或1/16)上执行用于再充电所存储的数据的更新操作。一方面,通过(1)在自更新操作期间通过行地址缓冲器控制行地址的产生和(2)控制一自更新周期产生电路以调整其自更新周期输出来执行PASR操作。该自更新周期是以在PASR操作期间提供降低电流消耗的方式来调整的。另一方面,通过在自更新操作期间控制相应于部分单元阵列的一个或多个行地址来执行PASR操作,从而通过禁止一存储体的未使用存储区的激活实现了降低自更新电流的消耗。

    低电电压控制方法和装置

    公开(公告)号:CN1384505A

    公开(公告)日:2002-12-11

    申请号:CN02116187.9

    申请日:2002-04-23

    CPC classification number: G11C5/143

    Abstract: 一种控制半导体存储器的进入和退出低电(DPD)模式的半导体装置,包括:多个电压发生器,提供工作电压;DPD控制器,检测DPD条件,产生DPD信号,控制施加工作电压到半导体存储器;偏置电路,将至少一个电压发生器的多个节点偏置为至少一个预定电位以防在进入/退出DPD模式时误触发电路。另一种半导体装置包括:多个输入缓冲器,缓冲多个DPD型信号;辅助缓冲器,个别缓冲DPD进入/退出信号;多个电压发生器,向内部电路提供工作电压;DPD控制电路,接收DPD型信号以解码DPD进入和退出命令,解码DPD进入命令时输出电压发生器控制信号以关断电压发生器,关断除辅助缓冲器外的多个缓冲器;自动脉冲发生器,收到DPD退出命令时产生电压脉冲以启动半导体装置的内部电路。

    半导体器件的探针对齐验证电路和方法

    公开(公告)号:CN100412500C

    公开(公告)日:2008-08-20

    申请号:CN200610071827.7

    申请日:2006-03-16

    Inventor: 崔钟贤 徐宁焄

    CPC classification number: G01R1/06794

    Abstract: 一种探针对齐验证电路,包括传感器垫片、第一传输线、控制单元、数据垫片、第二传输线、和响应单元。传感器垫片包括绝缘部分和导电部分。第一传输线电连接到导电部分和半导体器件的内部。控制单元维护第一传输线处于第一逻辑状态,并且当在导电部分接收到探测信号时,将第一传输线的逻辑状态转换到第二逻辑状态。第二传输线向数据垫片提供预定的信号。响应单元控制第二传输线以便响应于第二逻辑状态而使第二传输线具有用于未对齐状态的验证结果电压的状态。

    半导体器件的探针对齐验证电路和方法

    公开(公告)号:CN1908575A

    公开(公告)日:2007-02-07

    申请号:CN200610071827.7

    申请日:2006-03-16

    Inventor: 崔钟贤 徐宁焄

    CPC classification number: G01R1/06794

    Abstract: 一种探针对齐验证电路,包括传感器垫片、第一传输线、控制单元、数据垫片、第二传输线、和响应单元。传感器垫片包括绝缘部分和导电部分。第一传输线电连接到导电部分和半导体器件的内部。控制单元维护第一传输线处于第一逻辑状态,并且当在导电部分接收到探测信号时,将第一传输线的逻辑状态转换到第二逻辑状态。第二传输线向数据垫片提供预定的信号。响应单元控制第二传输线以便响应于第二逻辑状态而使第二传输线具有用于未对齐状态的验证结果电压的状态。

Patent Agency Ranking