-
公开(公告)号：CN113130748B
公开(公告)日：2024-11-12
申请号：CN202011156646.0
申请日：2020-10-26
Applicant: 三星电子株式会社
Abstract: 一种半导体器件，可以包括：衬底上的底部子电极；所述底部子电极上的顶部子电极；覆盖所述底部子电极和顶部子电极的介电层；以及所述介电层上的板电极。所述顶部子电极可以包括阶梯，所述阶梯从其与所述底部子电极相邻的侧表面延伸到所述顶部子电极的内部。所述顶部子电极可以包括比所述阶梯低的高度的下部和比所述阶梯高的高度的上部。所述下部的最大宽度可以比所述上部的最小宽度窄。所述下部的所述最大宽度可以比所述底部子电极的顶端的宽度窄。所述底部子电极可以在与所述顶部子电极相邻的区域中包括凹陷。
-
公开(公告)号：CN114551448A
公开(公告)日：2022-05-27
申请号：CN202111414765.6
申请日：2021-11-25
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/764
Abstract: 一种半导体装置包括：衬底上的有源图案；埋置在有源图案的上部的栅极结构；有源图案上的位线结构；位线结构的侧壁上的间隔件结构；接触间隔件结构的接触插塞结构；绝缘中间层结构，其部分地穿过所述接触插塞结构、所述间隔件结构和所述位线结构的上部；以及所述接触插塞结构上的电容器。所述间隔件结构包括具有空气的空气间隔件。所述绝缘中间层结构包括第一绝缘中间层以及第二绝缘中间层。所述第二绝缘中间层可包括与所述第一绝缘中间层的材料不同的绝缘材料。所述第二绝缘中间层的下表面覆盖所述空气间隔件的顶部，并且所述第一绝缘中间层的最下表面被所述第二绝缘中间层覆盖。
-
-
公开(公告)号：CN114678416A
公开(公告)日：2022-06-28
申请号：CN202210319629.7
申请日：2019-03-07
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/10 , H01L29/78 , H01L27/108
Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括形成有单元区域的第一区域和形成有核心‑外围区域的第二区域；栅极堆叠件，位于基底的第二区域上，栅极堆叠件包括包含氧化物的第一栅极绝缘膜、位于第一栅极绝缘膜上的包括铪的第二栅极绝缘膜、位于第二栅极绝缘膜上的包括镧和氮化钛的第一电极、位于第一电极上的第二电极；栅极堆叠绝缘膜，接触栅极堆叠件的侧表面和顶表面；杂质区域，具有设置在基底的第二区域中位于栅极堆叠件的至少一侧上的堆垛层错；氮化硅膜，覆盖杂质区域的上表面，氮化硅膜与栅极堆叠绝缘膜接触；以及接触件，穿过氮化硅膜延伸至杂质区域。
-
公开(公告)号：CN111180506B
公开(公告)日：2024-07-23
申请号：CN201910680569.X
申请日：2019-07-26
Applicant: 三星电子株式会社
Abstract: 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括：衬底；下结构，所述下结构在所述衬底上并且包括焊盘图案，所述焊盘图案的上表面对应于所述下结构的最上表面；多个下电极，所述多个下电极与所述焊盘图案的所述上表面接触；介电层和上电极，所述介电层和所述上电极顺序地堆叠在每个所述下电极的表面上；以及氢供应层，所述氢供应层包含氢，位于所述下电极之间，并且比所述介电层更靠近所述衬底。
-
Patent Agency Ranking
公开(公告)号：CN109560082B
公开(公告)日：2024-03-29
申请号：CN201811056399.X
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H10B12/00 , H01L23/532
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。
-
公开(公告)号：CN113130748A
公开(公告)日：2021-07-16
申请号：CN202011156646.0
申请日：2020-10-26
Applicant: 三星电子株式会社
IPC: H01L49/02 , H01L27/108
Abstract: 一种半导体器件，可以包括：衬底上的底部子电极；所述底部子电极上的顶部子电极；覆盖所述底部子电极和顶部子电极的介电层；以及所述介电层上的板电极。所述顶部子电极可以包括阶梯，所述阶梯从其与所述底部子电极相邻的侧表面延伸到所述顶部子电极的内部。所述顶部子电极可以包括比所述阶梯低的高度的下部和比所述阶梯高的高度的上部。所述下部的最大宽度可以比所述上部的最小宽度窄。所述下部的所述最大宽度可以比所述底部子电极的顶端的宽度窄。所述底部子电极可以在与所述顶部子电极相邻的区域中包括凹陷。
-
公开(公告)号：CN110610855B
公开(公告)日：2024-09-27
申请号：CN201910171174.7
申请日：2019-03-07
Applicant: 三星电子株式会社
IPC: H01L21/265 , H01L21/324 , H10B12/00
Abstract: 提供了一种制造半导体装置的方法。所述方法可以包括在基底的核心‑外围区域上形成栅极结构。基底还可以包括单元区域。所述方法还可以包括在栅极结构的侧壁上形成栅极间隔件；通过执行第一离子注入工艺在基底的核心‑外围区域中形成与栅极间隔件相邻的第一杂质区域；去除栅极间隔件；通过执行第二离子注入工艺在基底的核心‑外围区域中并且在栅极结构和第一杂质区域之间形成第二杂质区域；在栅极结构、第一杂质区域的上表面和第二杂质区域的上表面上形成应力膜；通过由于执行退火工艺使第一杂质区域和第二杂质区域结晶来形成再结晶区域。
-
公开(公告)号：CN111180506A
公开(公告)日：2020-05-19
申请号：CN201910680569.X
申请日：2019-07-26
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L27/108
Abstract: 提供一种半导体器件和制造半导体器件的方法，该半导体器件包括：衬底；下结构，所述下结构在所述衬底上并且包括焊盘图案，所述焊盘图案的上表面对应于所述下结构的最上表面；多个下电极，所述多个下电极与所述焊盘图案的所述上表面接触；介电层和上电极，所述介电层和所述上电极顺序地堆叠在每个所述下电极的表面上；以及氢供应层，所述氢供应层包含氢，位于所述下电极之间，并且比所述介电层更靠近所述衬底。
-
公开(公告)号：CN109560082A
公开(公告)日：2019-04-02
申请号：CN201811056399.X
申请日：2018-09-11
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L23/532 , H01L21/8242
Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件包括：衬底，在其中具有沟槽；位线，其位于沟槽中；第一间隔件，其沿着沟槽的一部分和位线的侧表面的至少一部分延伸，并且与位线接触；以及第二间隔件，其布置在第一间隔件上的沟槽中。位线比沟槽更窄，并且第一间隔件包括氧化硅。一种形成半导体器件的方法包括：在衬底中形成沟槽；在第一沟槽中形成宽度小于第一沟槽的宽度的位线；以及形成沿沟槽的一部分延伸并且包括与位线的侧表面的至少一部分接触的氧化硅的第一间隔件；以及在沟槽中的第一间隔件上方形成第二间隔件。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.023 seconds)
