-
公开(公告)号：CN116209275A
公开(公告)日：2023-06-02
申请号：CN202211535228.1
申请日：2022-11-30
申请人： 三星电子株式会社
IPC分类号： H10B43/35
摘要： 一种半导体器件，包括：堆叠结构，包括栅极堆叠区和虚设堆叠区；竖直存储器结构，穿透栅极堆叠区；以及第一竖直虚设结构，穿透虚设堆叠区的一部分，其中，栅极堆叠区包括彼此交替且重复地堆叠的层间绝缘层和栅极层，虚设堆叠区包括彼此交替且重复地堆叠的虚设绝缘层和虚设水平层，虚设水平层中的至少一个和栅极层中的至少一个包括彼此不同的材料，竖直存储器结构的上表面位于比第一竖直虚设结构的上表面高的高度处，并且位于比第一竖直虚设结构高的高度处的最下虚设上水平层与第一竖直虚设结构重叠。
-
公开(公告)号：CN113488480A
公开(公告)日：2021-10-08
申请号：CN202011478012.7
申请日：2020-12-15
申请人： 三星电子株式会社
IPC分类号： H01L27/11563 , H01L27/11578 , H01L27/11568 , H01L27/11573
摘要： 一种半导体装置包括：存储器堆叠件，其设置在衬底上，并且包括下栅电极；上栅极堆叠件，其包括串选择线；竖直地延伸的存储器栅极接触件，其设置在下栅电极上；以及竖直地延伸的选择线钉柱，其设置在串选择线上。串选择线包括与下栅电极的材料不同的材料，并且选择线钉柱包括与存储器栅极接触件的材料不同的材料。
-
公开(公告)号：CN109887925B
公开(公告)日：2024-07-23
申请号：CN201811450736.3
申请日：2018-11-30
申请人： 三星电子株式会社
摘要： 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。
-
公开(公告)号：CN107134458B
公开(公告)日：2023-10-24
申请号：CN201710110205.9
申请日：2017-02-27
申请人： 三星电子株式会社
摘要： 提供了半导体装置。一种半导体装置包括电极的第一堆叠件和第二堆叠件。此外，所述半导体装置还包括连接电极的第一堆叠件和第二堆叠件的第一连接线和第二连接线。在一些实施例中，第一连接线具有第一长度，第二连接线具有比第一连接线的第一长度长的第二长度。在一些实施例中，第一连接线使电极的第一堆叠件的内部部分连接到电极的第二堆叠件的内部部分。在一些实施例中，第二连接线使电极的第一堆叠件的外部部分连接到电极的第二堆叠件的外部部分。
-
公开(公告)号：CN112071853A
公开(公告)日：2020-12-11
申请号：CN202010180450.9
申请日：2020-03-16
申请人： 三星电子株式会社
IPC分类号： H01L27/11568 , H01L27/11582
摘要： 提供了一种集成电路装置，所述集成电路装置包括多条字线、堆叠在多条字线上的串选择线结构以及在竖直方向上延伸穿过多条字线和串选择线结构的多个沟道结构。串选择线结构包括串选择弯折线，串选择弯折线包括在比多条字线的水平高的第一水平处沿水平方向延伸的下水平延伸部、在比第一水平高的第二水平处沿水平方向延伸的上水平延伸部以及连接在下水平延伸部与上水平延伸部之间的竖直延伸部。
-
公开(公告)号：CN109887925A
公开(公告)日：2019-06-14
申请号：CN201811450736.3
申请日：2018-11-30
申请人： 三星电子株式会社
IPC分类号： H01L27/11582 , H01L27/1157 , H01L27/11556 , H01L27/11524
摘要： 本公开提供了三维半导体存储器件及垂直NAND半导体器件。在一些实施例中，三维半导体存储器件包括沿第一方向和与第一方向交叉的第二方向水平延伸的半导体衬底。在半导体衬底上形成堆叠存储单元阵列。半导体存储器件还包括分离图案，该分离图案包括多条分离线，该多条分离线沿第一方向延伸并沿第二方向布置并且将堆叠存储单元阵列分成沿第一方向延伸并沿第二方向布置的多个存储单元结构。在多个存储单元结构和分离线上方形成上绝缘层，并且在上绝缘层上方形成钝化层。钝化层包括多个具有第一竖直厚度的第一区域。在多个第一区域之间在所述钝化层中形成多个间隙区域。多个第一区域与多个存储单元结构竖直地交叠，并且多个间隙区域与多条分离线竖直地交叠。
-
公开(公告)号：CN115117085A
公开(公告)日：2022-09-27
申请号：CN202210004686.6
申请日：2022-01-05
申请人： 三星电子株式会社
IPC分类号： H01L27/1157 , H01L23/522 , H01L23/528 , H01L27/11573 , H01L27/11582
摘要： 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括在基板上的第一堆叠结构和在第一堆叠结构上的第二堆叠结构。沟道结构延伸穿过第一堆叠结构和第二堆叠结构。第一辅助堆叠结构包括交替堆叠在基板上的多个第一绝缘层和多个第一模层。对准键延伸到第一辅助堆叠结构中并突出到比第一堆叠结构的最上端更高的水平。第二辅助堆叠结构设置在第一辅助堆叠结构和对准键上，并包括交替堆叠的多个第二绝缘层和多个第二模层。第二辅助堆叠结构包括与对准键对准的突起。
-
公开(公告)号：CN114256250A
公开(公告)日：2022-03-29
申请号：CN202111080395.7
申请日：2021-09-15
申请人： 三星电子株式会社
IPC分类号： H01L27/11519 , H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/11565 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
摘要： 一种半导体存储器装置包括：基板，其具有第一区域、第二区域和第三区域；主分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开；第一辅助分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开；以及第二辅助分离区域，其在第一方向上延伸并且在第二方向上彼此间隔开。第一辅助分离区域在第二方向上按第一间距位于主分离区域之间，第二辅助分离区域在第二方向上按小于第一间距的第二间距设置在主分离区域之间，并且第一辅助分离区域和第二辅助分离区域在第二方向上相对于彼此偏移。
-
公开(公告)号：CN107134458A
公开(公告)日：2017-09-05
申请号：CN201710110205.9
申请日：2017-02-27
申请人： 三星电子株式会社
IPC分类号： H01L27/11551 , H01L27/11578 , H01L27/11514
CPC分类号： H01L27/11582 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11551 , H01L27/11514 , H01L27/11578
摘要： 提供了半导体装置。一种半导体装置包括电极的第一堆叠件和第二堆叠件。此外，所述半导体装置还包括连接电极的第一堆叠件和第二堆叠件的第一连接线和第二连接线。在一些实施例中，第一连接线具有第一长度，第二连接线具有比第一连接线的第一长度长的第二长度。在一些实施例中，第一连接线使电极的第一堆叠件的内部部分连接到电极的第二堆叠件的内部部分。在一些实施例中，第二连接线使电极的第一堆叠件的外部部分连接到电极的第二堆叠件的外部部分。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.026 秒)
