-
-
公开(公告)号：CN102005248B
公开(公告)日：2015-06-17
申请号：CN201010269850.3
申请日：2010-08-31
申请人： 三星电子株式会社
发明人： 金武星
CPC分类号： G11C11/5628 , G11C11/5635 , G11C11/5642 , G11C16/0483 , G11C16/30 , G11C16/3454 , G11C2211/5621 , G11C2211/565
摘要： 一种非易失性存储器件(NVM)、存储器系统和装置包括被配置成执行一种在NVM的被选字线上施加负电压的方法的控制逻辑。在第一时间期间，第一高电压电平被施加到地址译码器的晶体管的沟道，并且地电压被施加到晶体管的阱。而且，在第二时间期间，第二高电压电平被施加到晶体管的沟道，并且在第二时间间隔内，第一负电压被施加到晶体管的阱。第一高电压电平高于第二高电压电平，并且施加在被选字线上的电压在第二时间间隔内为负。
-
公开(公告)号：CN101552036A
公开(公告)日：2009-10-07
申请号：CN200910130671.9
申请日：2009-03-27
申请人： 三星电子株式会社
CPC分类号： G11C16/0483 , G11C11/5642 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5634
摘要： 本发明涉及一种具有哑单元的快闪存储设备及其操作方法。公开了一种具有多个串的快闪存储设备，其中每个串包括多个第一存储单元和多个第二存储单元。每个串中的多个第二存储单元中的一个第二存储单元被设置为编程状态，其余第二存储单元被设置为擦除状态。
-
公开(公告)号：CN106251899B
公开(公告)日：2021-01-29
申请号：CN201610408931.4
申请日：2016-06-12
申请人： 三星电子株式会社
摘要： 提供一种非易失性存储器装置，其包括：基底；多个存储器单元，在垂直于基于的方向上堆叠；字线，连接到存储器单元；地选择晶体管，在存储器单元与基底之间；地选择线，连接到地选择晶体管；位线，在存储器单元上；以及串选择晶体管，在存储器单元与位线之间。在擦除操作中，在擦除电压提供到基底之后经过特定时间的时刻使地选择线浮置，地选择线根据温度在不同时刻浮置。
-
公开(公告)号：CN106251899A
公开(公告)日：2016-12-21
申请号：CN201610408931.4
申请日：2016-06-12
申请人： 三星电子株式会社
CPC分类号： G11C16/14 , G11C7/04 , G11C16/0483 , G11C16/08 , G11C16/16 , G11C16/30 , G11C29/028
摘要： 提供一种非易失性存储器装置，其包括：基底；多个存储器单元，在垂直于基于的方向上堆叠；字线，连接到存储器单元；地选择晶体管，在存储器单元与基底之间；地选择线，连接到地选择晶体管；位线，在存储器单元上；以及串选择晶体管，在存储器单元与位线之间。在擦除操作中，在擦除电压提供到基底之后经过特定时间的时刻使地选择线浮置，地选择线根据温度在不同时刻浮置。
-
公开(公告)号：CN102446553B
公开(公告)日：2016-12-14
申请号：CN201110293638.5
申请日：2011-09-29
申请人： 三星电子株式会社
摘要： 一种快闪存储器的字线电压生成方法包括：使用正电压生成器生成编程电压；使用负电压生成器生成与多个负数据状态相对应的多个负编程验证电压；以及使用所述正电压生成器生成与至少一个或多个状态相对应的至少一个或多个编程验证电压。生成多个负编程验证电压包括：生成第一负验证电压；放电负电压生成器的输出，使其变得高于所述第一负验证电压；以及执行负电荷泵浦操作，直到负电压生成器的输出达到第二负验证电压电平。
-
公开(公告)号：CN1892912B
公开(公告)日：2011-02-23
申请号：CN200610101125.9
申请日：2006-07-04
申请人： 三星电子株式会社
CPC分类号： G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/3413 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5641 , G11C2211/5642
摘要： 一种非易失性存储设备，其包括非易失性存储单元阵列和页面缓冲器。该页面缓冲器包括：感测节点，其选择性地连接到存储单元阵列的位线；主锁存电路，其包括第一和第二主锁存节点，其中第一主锁存节点选择性地连接到感测节点；和锁存输入节点，其选择性地连接到第一和第二主锁存节点。该页面缓冲器还包括：高速缓存锁存电路，其包括第一和第二高速缓存锁存节点；开关电路，其将第二高速缓存锁存节点选择性地连接到锁存输入节点；和共享感测电路，其连接于锁存输入节点与参考电位之间。该共享感测电路响应于感测节点的电压和第一高速缓存锁存节点的电压，将锁存输入节点选择性地连接到参考电位。
-
公开(公告)号：CN1892912A
公开(公告)日：2007-01-10
申请号：CN200610101125.9
申请日：2006-07-04
申请人： 三星电子株式会社
CPC分类号： G11C16/10 , G11C11/5628 , G11C11/5642 , G11C16/0483 , G11C16/3413 , G11C16/3454 , G11C16/3459 , G11C2211/5621 , G11C2211/5641 , G11C2211/5642
摘要： 一种非易失性存储设备，其包括非易失性存储单元阵列和页面缓冲器。该页面缓冲器包括：感测节点，其选择性地连接到存储单元阵列的位线；主锁存电路，其包括第一和第二主锁存节点，其中第一主锁存节点选择性地连接到感测节点；和锁存输入节点，其选择性地连接到第一和第二主锁存节点。该页面缓冲器还包括：高速缓存锁存电路，其包括第一和第二高速缓存锁存节点；开关电路，其将第二高速缓存锁存节点选择性地连接到锁存输入节点；和共享感测电路，其连接于锁存输入节点与参考电位之间。该共享感测电路响应于感测节点的电压和第一高速缓存锁存节点的电压，将锁存输入节点选择性地连接到参考电位。
-
公开(公告)号：CN104036825B
公开(公告)日：2019-09-10
申请号：CN201410083667.2
申请日：2014-03-07
申请人： 三星电子株式会社
摘要： 本发明提供了存储器控制器和包括存储器控制器的存储器系统以及一种操作方法，该方法是用于一种控制非易失性存储器的存储器设备的。该操作方法包括：响应于外部写入请求，管理指示出非易失性存储器的多条字线中的每一条的高端页编程状态的编程深度位图；以及响应于外部读取请求，基于编程深度位图的与要访问的字线相对应的信息来向非易失性存储器输出多个不同的读取命令之一。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.07 秒)
