公开(公告)号：CN110544622B

公开(公告)日：2024-08-27

申请号：CN201910449558.0

申请日：2019-05-28

Applicant: 三星电子株式会社

Inventor： 闵太泓 ,  黄灿

IPC: H01L21/027 ,  H01L23/544

Abstract: 提供一种制造半导体装置的方法和一种形成套刻键图案的方法。所述制造半导体装置的方法包括提供包括第一区域和第二区域的基底。所述方法包括在基底上形成第一层。第一层具有在第一区域上的第一孔和在第二区域上的第二孔。所述方法包括在第一孔和第二孔中形成第二层。所述方法包括在基底的第二区域上形成掩模图案。所述方法包括对第二层进行抛光，以在第一孔中形成图案并且在第二孔中形成套刻键图案。套刻键图案的顶表面比第一孔中的图案的顶表面更远离基底。

公开(公告)号：CN117812910A

公开(公告)日：2024-04-02

申请号：CN202311243233.X

申请日：2023-09-25

Applicant: 三星电子株式会社

Inventor： 金壮勋 ,  尹详皓 ,  黄灿

IPC: H10B12/00

Abstract: 一种制造半导体器件的方法，通过在基板的不同区域上分别形成以不同间隔设置的多个线图案并对多个线图案应用双重图案化工艺，即使没有在不同区域中的任何一个上额外执行曝光工艺，也可以实现期望的掩模图案。这种方法可以提高半导体器件的产品可靠性和制造经济可行性。

公开(公告)号：CN110544622A

公开(公告)日：2019-12-06

申请号：CN201910449558.0

申请日：2019-05-28

Applicant: 三星电子株式会社

Inventor： 闵太泓 ,  黄灿

IPC: H01L21/027 ,  H01L23/544

Abstract: 提供一种制造半导体装置的方法和一种形成套刻键图案的方法。所述制造半导体装置的方法包括提供包括第一区域和第二区域的基底。所述方法包括在基底上形成第一层。第一层具有在第一区域上的第一孔和在第二区域上的第二孔。所述方法包括在第一孔和第二孔中形成第二层。所述方法包括在基底的第二区域上形成掩模图案。所述方法包括对第二层进行抛光，以在第一孔中形成图案并且在第二孔中形成套刻键图案。套刻键图案的顶表面比第一孔中的图案的顶表面更远离基底。

公开(公告)号：CN108931882A

公开(公告)日：2018-12-04

申请号：CN201810299234.9

申请日：2018-04-04

Applicant: 三星电子株式会社

Inventor： 金载熙 ,  黄灿

IPC: G03F1/26

Abstract: 提供了制造相移掩模的方法和制造半导体器件的方法。制造相移掩模的方法包括准备透射衬底，第一掩模区域和围绕第一掩模区域的第二掩模区域被限定在透射衬底上。在第一掩模区域中，主图案形成为在第一方向和垂直于第一方向的第二方向上具有第一节距。主图案的每个具有第一面积。在至少一行中，辅助图案以第一节距形成为围绕主图案。辅助图案的每个具有小于第一面积的第二面积。在第二掩模区域中，虚设图案形成为多个行。虚设图案以第一节距围绕辅助图案。虚设图案的每个具有大于第一面积的第三面积。

公开(公告)号：CN100504594C

公开(公告)日：2009-06-24

申请号：CN200410047258.3

申请日：2004-05-28

Applicant: 三星电子株式会社

Inventor： 黄灿

IPC: G03B27/54 ,  G03F7/20 ,  H01L21/00

CPC classification number: G02B27/0944 ,  G02B5/1866 ,  G02B5/32 ,  G02B27/09 ,  G02B27/425 ,  G03F7/70091 ,  G03F7/70158

Abstract: 一种包括衍射光学元件(DOE)的照明系统，具有粗糙表面的衍射光学元件(DOE)产生一种照明形状。包括粗糙表面的DOE产生具有角范围要素的多极照明形状，其中角范围要素是产生的多极照明形状的径向和角度的函数，以及其中角范围中的极点位置和极点尺寸随用于产生多极照明形状的径向范围而变化，以及使用该系统制造半导体器件的方法。

公开(公告)号：CN118263119A

公开(公告)日：2024-06-28

申请号：CN202311387059.6

申请日：2023-10-24

Applicant: 三星电子株式会社

Inventor： 任仁范 ,  李汀镇 ,  李承润 ,  黄灿

IPC: H01L21/3213 ,  H01L21/027 ,  H01L21/768

Abstract: 提供了一种制造半导体器件的方法。所述方法包括：通过曝光第一PR层的第一场区域来形成第一光刻胶(PR)图案，通过曝光第二PR层的第一顶部场区域和第一底部场区域来形成第二PR图案，测量第一顶部场区域的第一顶部场内叠加和第一底部场区域的第一底部场内叠加，以及分别基于第一顶部场内叠加和第一底部场内叠加来确定顶部场内校正参数和底部场内校正参数。

公开(公告)号：CN117518728A

公开(公告)日：2024-02-06

申请号：CN202310808715.9

申请日：2023-07-03

Applicant: 三星电子株式会社

Inventor： 金秀暻 ,  黄灿 ,  郑钟贤 ,  李茂松

IPC: G03F7/20 ,  G03F7/38

Abstract: 公开了一种用于形成抗蚀图案的方法。根据该方法，通过使用无机光刻胶在衬底上形成感光层。用深紫外(DUV)光照射感光层。在照射DUV光之后，用极紫外(EUV)光照射感光层。对暴露于EUV光的感光层进行加热。对加热后的感光层进行显影。

公开(公告)号：CN113552775A

公开(公告)日：2021-10-26

申请号：CN202110243843.4

申请日：2021-03-05

Applicant: 三星电子株式会社

Inventor： 李斗珪 ,  李承润 ,  李汀镇 ,  黄灿

IPC: G03F7/20 ,  G03F9/00

Abstract: 提供EUV曝光装置、套刻校正方法和半导体器件制造方法。EUV曝光装置包括：EUV光源；第一光学系统，配置为将来自EUV光源的EUV光传输到EUV掩模；第二光学系统，配置为将从EUV掩模反射的EUV光传输到晶片；掩模平台；晶片平台；以及控制单元，配置为控制掩模平台和晶片平台，其中，基于第一套刻参数与第二套刻参数之间的相关性，第一套刻参数通过校正第二套刻参数来校正，该第一套刻参数是在晶片上的各层之间的套刻误差的参数中的一个，第二套刻参数是所述套刻误差的参数中的另一参数。

公开(公告)号：CN108873612A

公开(公告)日：2018-11-23

申请号：CN201810460915.9

申请日：2018-05-15

Applicant: 三星电子株式会社

Inventor： 李承润 ,  黄灿

IPC: G03F7/20 ,  H01L21/027 ,  H01L21/67

CPC classification number: H01L22/12 ,  G03F1/144 ,  G03F7/705 ,  G03F7/70525 ,  G03F7/70633 ,  G03F9/7019 ,  G03F7/70616 ,  G03F7/70491 ,  H01L21/0274 ,  H01L21/67253

Abstract: 一种校正重叠的方法，包括：在第一衬底上形成第一图案；在第一图案上形成第二图案；获得第二图案的第一重叠误差轮廓并从第一重叠误差轮廓获得第一重叠校正轮廓；在第二图案上形成第三图案；获得第三图案的第二重叠误差轮廓并从第二重叠误差轮廓获得第二重叠校正轮廓；以及在第二衬底上形成第二图案，其中在第二衬底上形成第二图案包括：确定第二重叠校正轮廓是否具有不可校正的模型参数；并且当第二重叠校正轮廓具有不可校正的模型参数时，获得初步校正轮廓以校正待在第二衬底上形成的第二图案的位置。

公开(公告)号：CN108206134A

公开(公告)日：2018-06-26

申请号：CN201711374869.2

申请日：2017-12-19

Applicant: 三星电子株式会社

Inventor： 河淳穆 ,  金载熙 ,  黄灿 ,  金钟赫

IPC: H01L21/3213 ,  H01L49/02

Abstract: 一种形成微图案的方法包括：在基板上形成模层和支撑材料层；图案化模层和支撑材料层以形成凹槽图案；在凹槽图案中形成导体图案；去除支撑材料层的上部分以使得导体图案的上部分突出；在支撑材料层上形成嵌段共聚物层；处理嵌段共聚物层以将嵌段共聚物层相分离成多个嵌段部分；选择性地去除相分离的所述多个嵌段部分中的一些；以及去除支撑材料层以在与已去除的嵌段部分中的每个对应的位置处暴露模层。