-
公开(公告)号：CN106409966B
公开(公告)日：2018-12-18
申请号：CN201610617954.6
申请日：2016-07-29
Applicant: 三菱电机株式会社
Inventor： 山口晴央
IPC: H01L31/107 , H01L31/0352
Abstract: 得到一种半导体受光元件，该半导体受光元件能够抑制漏电流、防止受光灵敏度的降低。在半绝缘衬底(1)之上依次层叠有缓冲层(2)、p型接触层(3)、光吸收层(4)、p型电场缓和层(6)、电子倍增层(7)、n型电场缓和层(8)以及n型接触层(10)。缓冲层(2)具有使InP层(2a)和AlxGayIn1‑x‑yAs层(2b)交替地层叠的超晶格，缓冲层(2)不吸收由光吸收层(4)进行吸收的波段的光，其中，0.16≤x≤0.48，0≤y≤0.31。
-
公开(公告)号：CN105655436A
公开(公告)日：2016-06-08
申请号：CN201510848856.9
申请日：2015-11-27
Applicant: 三菱电机株式会社
IPC: H01L31/107 , H01L31/18
CPC classification number: H01L31/1844 , H01L31/107 , H01L31/1075 , Y02E10/544 , H01L31/18
Abstract: 本发明得到一种雪崩光电二极管的制造方法，其能够改善p型电场缓和层中所添加的碳的活化率。在衬底(1)上形成p型电场缓和层(5)，在p型电场缓和层(5)中作为p型掺杂物而添加碳，作为组成而包含铝。在p型电场缓和层(5)上形成帽盖层(6)。在帽盖层(6)上形成光吸收层(7)。不导入V族原料而在不活泼气体气氛中进行从帽盖层(6)的生长温度至光吸收层(7)的生长温度为止的升温工序。
-
公开(公告)号：CN119404612A
公开(公告)日：2025-02-07
申请号：CN202280097208.2
申请日：2022-06-22
Applicant: 三菱电机株式会社
IPC: H10F30/225
Abstract: 本公开的半导体受光元件(100)具备：半导体基板(2)；增倍层(4)，形成在半导体基板(2)之上，由交替层叠多次由单原子层的N倍(1≦N≦20)的层厚构成的第一半导体层(4a)以及由单原子层的M倍(1≦M≦20)的层厚构成且带隙能量比第一半导体层(4a)小的第二半导体层(4b)而成的数字合金构造构成，并放大光载流子；光吸收层(6)，形成在增倍层(4)之上，吸收入射光而生成光载流子；以及电场缓和层(5)，形成在增倍层(4)与光吸收层(6)之间。
-
公开(公告)号：CN105655436B
公开(公告)日：2017-07-11
申请号：CN201510848856.9
申请日：2015-11-27
Applicant: 三菱电机株式会社
IPC: H01L31/107 , H01L31/18
CPC classification number: H01L31/1844 , H01L31/107 , H01L31/1075 , Y02E10/544
Abstract: 本发明得到一种雪崩光电二极管的制造方法，其能够改善p型电场缓和层中所添加的碳的活化率。在衬底(1)上形成p型电场缓和层(5)，在p型电场缓和层(5)中作为p型掺杂物而添加碳，作为组成而包含铝。在p型电场缓和层(5)上形成帽盖层(6)。在帽盖层(6)上形成光吸收层(7)。不导入V族原料而在不活泼气体气氛中进行从帽盖层(6)的生长温度至光吸收层(7)的生长温度为止的升温工序。
-
公开(公告)号：CN103811586A
公开(公告)日：2014-05-21
申请号：CN201310559224.1
申请日：2013-11-12
Applicant: 三菱电机株式会社
IPC: H01L31/18 , H01L31/107 , H01L31/0352
CPC classification number: H01L31/1075 , H01L31/1844 , H01L31/035272 , H01L31/107
Abstract: 在n型InP衬底(2)上，使i型AlInAs雪崩倍增层(4)生长。在i型AlInAs雪崩倍增层(4)上，使p型AlInAs电场衰减层(5)生长。以覆盖p型AlInAs电场衰减层(5)的上表面的方式，使过渡层(6、7、8)生长。在用过渡层(6、7、8)覆盖p型AlInAs电场衰减层(5)的上表面之后进行升温，在过渡层(6、7、8)上，在比p型AlInAs电场衰减层(5)的生长温度更高的温度下使n-型InGaAs光吸收层(9)生长。过渡层(6、7、8)的生长温度是比n-型InGaAs光吸收层(9)的生长温度更低的温度。过渡层(6、7、8)由InGaAsP构成，在处于比p型AlInAs电场衰减层(5)的生长温度更高的温度时比p型AlInAs电场衰减层(5)更难以产生表面缺陷。从而提供抑制生长中的升温导致的热损伤而具有良好的晶体生长界面的雪崩光电二极管及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN116601779A
公开(公告)日：2023-08-15
申请号：CN202180067976.9
申请日：2021-01-21
Applicant: 三菱电机株式会社
Inventor： 山口晴央
IPC: H01L31/107
Abstract: 本发明的雪崩光电二极管，在半导体基板(1)之上依次层积有缓冲层(2)、倍增层(3)、光吸收层(5)、窗口层(6、7)以及接触层(8)。在窗口层(6、7)掺杂杂质而形成有p型区域(9)。窗口层(6、7)的带隙大于光吸收层(5)。窗口层(6、7)具有第一窗口层(6)、和形成在第一窗口层(6)之上且杂质的扩散速度比第一窗口层(6)快的第二窗口层(7)。第一窗口层(6)是掺杂有Ru、Rh或Os的InP层。
-
公开(公告)号：CN107528215A
公开(公告)日：2017-12-29
申请号：CN201710457276.6
申请日：2017-06-16
Applicant: 三菱电机株式会社
IPC: H01S5/323
Abstract: 本发明的目的在于，提供能够无不良影响地抑制n连接的半导体元件的制造方法和通过该方法制造的半导体元件。具备下述工序：台面部形成工序，形成台面部，该台面部在衬底的上方具有p型层、该p型层的上方的有源层及该有源层的上方的n型层；电流限制部形成工序，形成电流限制部，该电流限制部在该台面部的左右具有p型电流阻挡层、该p型电流阻挡层的上方的n型电流阻挡层及该n型电流阻挡层的上方的i型或p型的电流阻挡层；以及p型化工序，对该i型或p型的电流阻挡层、该n型电流阻挡层的上侧的部分及该n型层的左右的部分进行p型杂质的气相扩散或固相扩散，使该n型电流阻挡层的上侧的部分和该n型层的左右的部分成为p型半导体。
-
公开(公告)号：CN106409966A
公开(公告)日：2017-02-15
申请号：CN201610617954.6
申请日：2016-07-29
Applicant: 三菱电机株式会社
Inventor： 山口晴央
IPC: H01L31/107 , H01L31/0352
CPC classification number: H01L31/1075 , H01L31/03046 , H01L31/035236 , Y02E10/544
Abstract: 得到一种半导体受光元件，该半导体受光元件能够抑制漏电流、防止受光灵敏度的降低。在半绝缘衬底(1)之上依次层叠有缓冲层(2)、p型接触层(3)、光吸收层(4)、p型电场缓和层(6)、电子倍增层(7)、n型电场缓和层(8)以及n型接触层AlxGayIn1-x-yAs层(2b)交替地层叠的超晶格，缓冲层(2)不吸收由光吸收层(4)进行吸收的波段的光，其中，0.16≤x≤0.48，0≤y≤0.31。(10)。缓冲层(2)具有使InP层(2a)和
-
公开(公告)号：CN106158951A
公开(公告)日：2016-11-23
申请号：CN201610319639.5
申请日：2016-05-13
Applicant: 三菱电机株式会社
IPC: H01L29/778
CPC classification number: H01L29/7787 , H01L29/04 , H01L29/205 , H01L29/207 , H01L29/36 , H01L29/365 , H01L29/7785 , H01L29/7784
Abstract: 本发明得到一种化合物半导体装置，其能够通过简单的构造抑制杂质扩散，实现特性提高及稳定生产。在衬底(1)之上依次设置有：缓冲层(2)、第1载流子供给层(3)、第1间隔层(4)、沟道层(5)、第2间隔层(6)、第2载流子供给层(7)及接触层(9)。第1载流子供给层(3)是杂质均匀地掺杂的均匀掺杂层。第2载流子供给层(7)是杂质局部地掺杂的平面掺杂层。在缓冲层(2)和第1间隔层(4)之间、及第2间隔层(6)和接触层(9)之间，没有设置电阻值比第1及第2间隔层(4、6)高的Al混晶层。
-
公开(公告)号：CN110603623B
公开(公告)日：2023-05-30
申请号：CN201780090509.1
申请日：2017-05-12
Applicant: 三菱电机株式会社
IPC: H01L21/223 , H01L21/205 , H01S5/343
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.019 seconds)
