-
公开(公告)号：CN101978502B
公开(公告)日：2012-11-14
申请号：CN200980109708.8
申请日：2009-03-12
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L29/06 , H01L29/78 , H01L29/872
CPC classification number: H01L29/872 , H01L21/0495 , H01L24/05 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L2924/12032 , H01L2924/1306 , H01L2924/13091 , H01L2924/00
Abstract: 在设置了JTE层的终端结构中，在半导体层与绝缘膜的界面存在的能级以及缺陷、或者绝缘膜中或从外部通过绝缘膜而浸入至半导体界面的微量的外来杂质成为泄漏电流的产生源以及屈服点，使耐压劣化。本发明的半导体器件具备：在n+型半导体基板(1)上成膜的n-型半导体层(2)；在n-型半导体层上形成的作为肖特基电极而发挥功能的第一电极(3)；在第一电极的端部(3E)及其周边的n-型半导体层表面形成的第一p型半导体层的GR层(4)；在n-型半导体层的表面(2S)与GR层离开间隔地在GR层的周围环状地配置的槽(9)的底部(9B)以及侧面(9S)形成的由第二p型半导体层构成的JTE层(5)；以覆盖GR层和JTE层的方式设置的绝缘膜(7)；以及在n+型半导体基板的背面形成的作为欧姆电极的第二电极(6)。
-
公开(公告)号：CN101978502A
公开(公告)日：2011-02-16
申请号：CN200980109708.8
申请日：2009-03-12
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L29/06 , H01L29/78 , H01L29/872
CPC classification number: H01L29/872 , H01L21/0495 , H01L24/05 , H01L29/0619 , H01L29/1608 , H01L29/6606 , H01L2924/12032 , H01L2924/1306 , H01L2924/13091 , H01L2924/00
Abstract: 在设置了JTE层的终端结构中，在半导体层与绝缘膜的界面存在的能级以及缺陷、或者绝缘膜中或从外部通过绝缘膜而浸入至半导体界面的微量的外来杂质成为泄漏电流的产生源以及屈服点，使耐压劣化。本发明的半导体器件具备：在n+型半导体基板(1)上成膜的n-型半导体层(2)；在n-型半导体层上形成的作为肖特基电极而发挥功能的第一电极(3)；在第一电极的端部(3E)及其周边的n-型半导体层表面形成的第一p型半导体层的GR层(4)；在n-型半导体层的表面(2S)与GR层离开间隔地在GR层的周围环状地配置的槽(9)的底部(9B)以及侧面(9S)形成的由第二p型半导体层构成的JTE层(5)；以覆盖GR层和JTE层的方式设置的绝缘膜(7)；以及在n+型半导体基板的背面形成的作为欧姆电极的第二电极(6)。
-
公开(公告)号：CN102714143B
公开(公告)日：2016-01-20
申请号：CN201080060769.2
申请日：2010-12-27
Applicant: 三菱电机株式会社
IPC: H01L21/20 , C23C16/42 , C30B25/20 , C30B29/36 , H01L21/205 , H01L29/47 , H01L29/872
CPC classification number: H01L29/66068 , C30B23/02 , C30B25/02 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02496 , H01L21/02529 , H01L21/02576 , H01L21/0495 , H01L29/107 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7827 , H01L29/872
Abstract: 提供一种碳化硅外延片以及碳化硅半导体元件，可提高外延生长层的晶体质量，在形成厚膜的外延生长层时也不会使载流子移动性降低，且元件电阻低。碳化硅半导体元件（101）具有：n型碳化硅基板（1），以浓度C掺杂了氮那样的通过掺杂会使晶格常数减小的掺杂物；n型碳化硅外延生长层（3），以比碳化硅基板小的浓度掺杂了与碳化硅基板（1）相同的掺杂物；和n型缓冲层，在碳化硅基板（1）与碳化硅外延层（3）之间掺杂了所述掺杂物。缓冲层（2）以层叠了2层以上的相同厚度的层而成的多层构造形成，相对多层构造的层数N，从碳化硅外延层（3）侧起第K个层的掺杂浓度成为C·K/（N+1）。
-
公开(公告)号：CN102396069A
公开(公告)日：2012-03-28
申请号：CN200980158694.9
申请日：2009-09-01
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L21/265 , H01L29/872
CPC classification number: H01L21/046 , H01L21/0495 , H01L29/1608 , H01L29/6606 , H01L29/872
Abstract: 本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损伤的炭化硅半导体装置的制造方法。该炭化硅半导体的制造方法具备：(a)对炭化硅层进行离子注入的工序；(b)对离子注入后的所述炭化硅层进行活性化退火的工序；(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。
-
公开(公告)号：CN1787228A
公开(公告)日：2006-06-14
申请号：CN200510082033.6
申请日：2005-07-05
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L29/872
CPC classification number: H01L29/0619 , H01L29/1608 , H01L29/872 , Y10S388/917
Abstract: 提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的JTE结构。该半导体器件包括：与在SiC衬底(1)上形成的n型漂移层(2)进行肖特基接触的正电极(3)、和在正电极(3)的外周部形成的JTE区(6)。JTE区(6)由在包含漂移层(2)的上部中的正电极(3)的边缘之下的区域上形成的第一p型区(6a)和在其外侧形成且杂质面浓度比第一p型区(6a)低的第二p型区(6b)构成。在距正电极(3)的边缘≥15μm的外侧处设置第二p型区(6b)。第一p型区(6a)的杂质面浓度为1.8×1013～4×1013cm－2、第二p型区(6b)杂质面浓度为1×1013～2.5×1013cm－2。
-
Patent Agency Ranking
公开(公告)号：CN102396069B
公开(公告)日：2014-05-07
申请号：CN200980158694.9
申请日：2009-09-01
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L21/265 , H01L29/872
CPC classification number: H01L21/046 , H01L21/0495 , H01L29/1608 , H01L29/6606 , H01L29/872
Abstract: 本发明的目的在于提供一种可以缩短牺牲氧化膜的去除所需的时间，并且可以降低对炭化硅层的表面的损伤的炭化硅肖特基二极管的制造方法。该炭化硅半导体的制造方法具备：(a)对具有(0001)硅面或者(000-1)碳面的炭化硅层进行离子注入的工序；(b)对离子注入后的所述炭化硅层进行活性化退火的工序；(c)通过干蚀刻去除活性化退火后的所述炭化硅层的表层的工序；(d)对干蚀刻后的所述炭化硅层的表层进行牺牲氧化来形成牺牲氧化膜的工序；以及(e)通过湿蚀刻去除所述牺牲氧化膜的工序。
-
公开(公告)号：CN102714143A
公开(公告)日：2012-10-03
申请号：CN201080060769.2
申请日：2010-12-27
Applicant: 三菱电机株式会社
IPC: H01L21/20 , C23C16/42 , C30B25/20 , C30B29/36 , H01L21/205 , H01L29/47 , H01L29/872
CPC classification number: H01L29/66068 , C30B23/02 , C30B25/02 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02496 , H01L21/02529 , H01L21/02576 , H01L21/0495 , H01L29/107 , H01L29/1095 , H01L29/1608 , H01L29/7802 , H01L29/7827 , H01L29/872
Abstract: 提供一种碳化硅外延片以及碳化硅半导体元件，可提高外延生长层的晶体质量，在形成厚膜的外延生长层时也不会使载流子移动性降低，且元件电阻低。碳化硅半导体元件（101）具有：n型碳化硅基板（1），以浓度C掺杂了氮那样的通过掺杂会使晶格常数减小的掺杂物；n型碳化硅外延生长层（3），以比碳化硅基板小的浓度掺杂了与碳化硅基板（1）相同的掺杂物；和n型缓冲层，在碳化硅基板（1）与碳化硅外延层（3）之间掺杂了所述掺杂物。缓冲层（2）以层叠了2层以上的相同厚度的层而成的多层构造形成，相对多层构造的层数N，从碳化硅外延层（3）侧起第K个层的掺杂浓度成为C·K/（N+1）。
-
公开(公告)号：CN101268555B
公开(公告)日：2011-09-14
申请号：CN200680034006.4
申请日：2006-04-24
Applicant: 三菱电机株式会社
IPC: H01L29/161 , H01L29/04 , H01L29/861
CPC classification number: H01L29/8611 , H01L21/0445 , H01L29/045 , H01L29/0684 , H01L29/1608 , H01L29/6606
Abstract: 在n-型碳化硅倾斜的衬底(2)的主表面上形成通过外延生长的方法由碳化硅制成的n-型电压阻隔层(3)。在n-型电压阻隔层(3)上形成了当从上方观看时是矩形的p-型碳化硅区域(4)。在p-型碳化硅区域(4)的表面上形成了p-型接触电极(5)。在p-型碳化硅区域(4)中，易于引起雪崩击穿的且与碳化硅晶体(11-20)的平面(14a)平行的p-型碳化硅区域(4)的外围位于短边上。这样，能够提高碳化硅半导体器件的电介质强度。
-
公开(公告)号：CN100590884C
公开(公告)日：2010-02-17
申请号：CN200510082033.6
申请日：2005-07-05
Applicant: 三菱电机株式会社
IPC: H01L29/47 , H01L29/872
CPC classification number: H01L29/0619 , H01L29/1608 , H01L29/872 , Y10S388/917
Abstract: 提供一种半导体器件，尤其是制造工序简单且可获得充分的耐压特性的JTE结构。该半导体器件包括：与在SiC衬底(1)上形成的n型漂移层(2)进行肖特基接触的正电极(3)、和在正电极(3)的外周部形成的JTE区(6)。JTE区(6)由在包含漂移层(2)的上部中的正电极(3)的边缘之下的区域上形成的第一p型区(6a)和在其外侧形成且杂质面浓度比第一p型区(6a)低的第二p型区(6b)构成。在距正电极(3)的边缘≥15μm的外侧处设置第二p型区(6b)。第一p型区(6a)的杂质面浓度为1.8×1013～4×1013cm-2、第二p型区(6b)杂质面浓度为1×1013～2.5×1013cm-2。
-
公开(公告)号：CN101268555A
公开(公告)日：2008-09-17
申请号：CN200680034006.4
申请日：2006-04-24
Applicant: 三菱电机株式会社
IPC: H01L29/161 , H01L29/04 , H01L29/861
CPC classification number: H01L29/8611 , H01L21/0445 , H01L29/045 , H01L29/0684 , H01L29/1608 , H01L29/6606
Abstract: 在n－型碳化硅倾斜的衬底(2)的主表面上形成通过外延生长的方法由碳化硅制成的n－型电压阻隔层(3)。在n－型电压阻隔层(3)上形成了当从上方观看时是矩形的p－型碳化硅区域(4)。在p－型碳化硅区域(4)的表面上形成了p－型接触电极(5)。在p－型碳化硅区域(4)中，易于引起雪崩击穿的且与碳化硅晶体(11－20)的平面(14a)平行的p－型碳化硅区域(4)的外围位于短边上。这样，能够提高碳化硅半导体器件的电介质强度。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.02 seconds)
