公开(公告)号：CN113557607B

公开(公告)日：2024-02-13

申请号：CN201980093900.6

申请日：2019-03-18

Applicant: 三菱电机株式会社

Inventor： 八田英之 ,  田中梨菜 ,  菅原胜俊 ,  福井裕

IPC: H01L29/78

Abstract: 本发明涉及在场效应晶体管内置有肖特基势垒二极管的碳化硅半导体装置，具备：第1沟槽，在厚度方向上贯通第1及第2半导体区域，其底面到达半导体层内；第2沟槽，在厚度方向上贯通第2半导体区域，其底面到达半导体层内；栅极电极，隔着栅极绝缘膜埋入到第1沟槽内；肖特基势垒二极管电极，埋入到第2沟槽内；第1低电阻层，与第1沟槽的沟槽侧壁相接；以及第2低电阻层，与第2沟槽的沟槽侧壁相接，第2低电阻层的杂质浓度高于半导体层的杂质浓度、且低于第1低电阻层的杂质浓度。

公开(公告)号：CN113169229B

公开(公告)日：2023-12-01

申请号：CN201880099607.6

申请日：2018-12-10

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  菅原胜俊 ,  福井裕 ,  八田英之 ,  宫田祐辅

IPC: H01L29/78 ,  H01L29/12

Abstract: 漂移层(2)包括碳化硅，具有第1导电类型。至少1个沟槽(6)具有面对肖特基势垒二极管区域(RD)的第1侧面(SD1)和在晶体管区域(RT)延伸且与源极区域(3)、体区域(5)及漂移层(2)相接的第2侧面(SD2)。第1保护区域(51)设置于至少1个沟槽(6)的下方，具有第2导电类型，相比于体区域(5)，第2导电类型的杂质浓度更高。第2保护区域(52)从第1保护区域(51)延伸，到达第1侧面(SD1)和第2侧面(SD2)的与第1侧面(SD1)连接的端部区域(SD2b)的至少任意一个，具有比体区域(5)的最下部浅的最上部，相比于体区域(5)，第2导电类型的杂质浓度更高。

公开(公告)号：CN108292680B

公开(公告)日：2021-01-22

申请号：CN201680068913.4

申请日：2016-09-29

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  福井裕 ,  菅原胜俊 ,  黑岩丈晴 ,  香川泰宏

IPC: H01L29/78 ,  H01L29/12

Abstract: 本发明涉及一种能够抑制由晶面导致的通态电流的不均以及阈值电压的不均的碳化硅半导体装置。碳化硅半导体装置包括碳化硅漂移层(2)、主体区域(5)、源极区域(3)、多条沟槽(7)、栅极绝缘膜(9)、栅电极(10)、源电极(11)、漏电极(12)和耗尽抑制层(6)，所述碳化硅漂移层(2)形成在具有偏角的碳化硅半导体衬底(1)的上表面。耗尽抑制层俯视时位于被多条沟槽夹着的位置，在碳化硅半导体衬底的带有偏角的方向上，耗尽抑制层和与耗尽抑制层相邻的一个沟槽之间的距离，不同于耗尽抑制层和与耗尽抑制层相邻的另一个沟槽之间的距离。

公开(公告)号：CN108292676B

公开(公告)日：2020-11-13

申请号：CN201580085013.6

申请日：2015-12-07

Applicant: 三菱电机株式会社

Inventor： 田中梨菜 ,  菅原胜俊 ,  香川泰宏 ,  三浦成久

IPC: H01L29/78 ,  H01L29/12

Abstract: 在碳化硅单晶基板(1)上，设置有具有第1杂质浓度的第1导电类型的漂移层(2)、第2导电类型的体区域(5)以及第1导电类型的源极区域(3)。栅极绝缘膜(9)覆盖沟槽(7)，该沟槽在第1单元区域(CL1)以及第2单元区域(CL2)中贯通源极区域(3)以及体区域(5)而到达漂移层(2)。栅电极(10)内置于沟槽(7)内。第1导电类型的高浓度层(6)在第1单元区域(CL1)中设置于漂移层(2)与体区域(5)之间，具有比第1杂质浓度高的第2杂质浓度。电流抑制层(14)在第2单元区域(CL2)中设置于漂移层(2)与体区域(5)之间，具有第1导电类型，具有比第1杂质浓度高且比第2杂质浓度低的第3杂质浓度。

公开(公告)号：CN109244133A

公开(公告)日：2019-01-18

申请号：CN201810722266.5

申请日：2018-06-29

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  楢崎敦司 ,  福井裕 ,  菅原胜俊

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16 ,  H01L29/423 ,  H02M1/00 ,  H02M7/00

Abstract: 得到能够防止可靠性降低的碳化硅半导体装置及其制造方法以及电力变换装置。在第1导电型的碳化硅半导体层(2)的上表面设置有栅极沟槽(6)和保护沟槽(7)。第2导电型的保护扩散层(10)在碳化硅半导体层(2)设置于比栅极电极(9)深的位置。层间绝缘膜(11)将栅极电极(9)的表面覆盖，具有单元开口(12)。源极电极(15)经过单元开口(12)而与源极区域(5)电连接，经过保护沟槽(7)而与保护扩散层(10)电连接。镀敷膜(17)设置在源极电极(15)之上。在保护沟槽(7)的上方，在源极电极(15)的上表面形成有凹部(16)。凹部(16)的垂直方向的深度小于或等于凹部(16)的水平方向的宽度的一半。

公开(公告)号：CN106463539A

公开(公告)日：2017-02-22

申请号：CN201580021852.1

申请日：2015-03-30

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  香川泰宏 ,  田中梨菜 ,  福井裕

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

CPC classification number: H01L29/0696 ,  H01L29/0623 ,  H01L29/0865 ,  H01L29/0869 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7813

Abstract: 目的在于提供一种能够抑制与栅极焊盘的角部对置的单元中的雪崩击穿的技术。MOSFET具备配设于在俯视时与栅极焊盘(13)的角部对置的区域(41)的拐角单元(17)、以及配设于相对拐角单元(17)而与栅极焊盘(13)相反的一侧的区域的内部单元(14)。在拐角单元(17)的外轮廓形状中，最长的边和与该边对置的各边之间的各最短距离中的最长的距离为内部单元(14)的均等的一边或者短边的长度的2倍以下。

公开(公告)号：CN103339688A

公开(公告)日：2013-10-02

申请号：CN201180065943.7

申请日：2011-10-17

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  小西博文 ,  山林弘也

IPC: H01B5/14 ,  H01B13/00 ,  H01L31/04

CPC classification number: H01L31/022483 ,  H01L31/02366 ,  Y02E10/50

Abstract: 一种透明电极基板，是在透光性绝缘基板上形成由以氧化锌为主要成分且包含至少一种以上的掺杂剂元素的氧化锌系薄膜组成的透明电极的透明电极基板，所述氧化锌系薄膜在表面具备凹凸形状，具有从所述透光性绝缘基板侧向着表面侧连续减少的所述掺杂剂元素的浓度梯度，在所述氧化锌系薄膜中的所述掺杂剂元素的浓度在从所述透光性绝缘基板到厚度50nm的区域大于等于1.5原子%小于等于3原子%，在从表面到厚度300nm的区域大于等于0.2原子%小于等于1原子%。

公开(公告)号：CN112531013B

公开(公告)日：2024-05-10

申请号：CN202010961813.2

申请日：2020-09-14

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  香川泰宏 ,  福井裕

IPC: H01L29/06 ,  H01L27/088 ,  H01L29/78 ,  H01L23/544

Abstract: 提高具有沟槽型的开关元件以及电流感测元件的半导体装置的耐压能力。半导体装置具有在有源区域(101)形成的沟槽型的开关元件和在电流感测区域(102)形成的沟槽型的电流感测元件。在埋入了开关元件的栅极电极(7a)的沟槽(5a)、埋入了电流感测元件的栅极电极(7b)的沟槽(5b)以及形成于有源区域(101)与电流感测区域(102)的边界部分处的沟槽(5c)的下方，分别形成有保护层(8a)、(8b)、(8c)。有源区域(101)与电流感测区域(102)的边界部分的保护层(8c)具有在从有源区域(101)朝向电流感测区域(102)的方向将保护层(8c)截断的截断部(15)。

公开(公告)号：CN117238946A

公开(公告)日：2023-12-15

申请号：CN202310681638.5

申请日：2023-06-09

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  福井裕 ,  足立亘平 ,  石桥和也

IPC: H01L29/06 ,  H01L29/423 ,  H01L27/088 ,  H02P6/08 ,  H02M7/5387

Abstract: 提供半导体装置，即使将窄台面构造与超结构造进行组合也能够防止电阻与耐压之间的关系变差。半导体装置(101)具有将源极区域(4)及基极区域(3)贯通的多个沟槽(16)、以及作为多个沟槽(16)之间的区域的台面区域(15)。在沟槽(16)内形成有隔着栅极绝缘膜(5)而面向基极区域(3)的栅极电极(6)。在沟槽(16)的正下方设置电场缓和层(8)。在基极区域(3)与漂移层(2)之间形成有交替地配置有第1柱层(13)及第2柱层(14)的超结构造。第1柱层(13)的宽度小于或等于电场缓和层(8)的宽度。

公开(公告)号：CN115050806A

公开(公告)日：2022-09-13

申请号：CN202210212331.6

申请日：2022-03-04

Applicant: 三菱电机株式会社

Inventor： 菅原胜俊 ,  香川泰宏 ,  福井裕

IPC: H01L29/06 ,  H01L29/78

Abstract: 一种碳化硅‑金属氧化物半导体场效应晶体管。本发明的目的是抑制耐压下降及接通电压增加并且使体二极管电流增加。SiC‑MOSFET(101)具有：第1导电型的SiC衬底(1)；第1导电型的漂移层(2)，形成于SiC衬底(1)之上；第2导电型的基极区域(3)，形成于漂移层(2)的表层；第1导电型的源极区域(4)，形成于基极区域(3)的表层；栅极电极(6)，隔着栅极绝缘膜(5)而与被漂移层(2)及源极区域(4)夹着的基极区域(3)的区域即沟道区域相对；源极电极(8)，与源极区域(4)电接触；以及第2导电型的多个第1填埋区域(10)，在基极区域(3)的下表面相邻地形成。多个第1填埋区域(10)至少形成于基极区域(3)的两端部的正下方，彼此分离地形成大于或等于3个。