公开(公告)号：CN118076000A

公开(公告)日：2024-05-24

申请号：CN202410314113.2

申请日：2024-03-19

申请人： 上海美维科技有限公司

发明人： 李君红 ,  和宜涛 ,  杜玲玲 ,  张军 ,  彭增 ,  王建彬

IPC分类号： H05K3/02 ,  H05K3/18 ,  H05K3/42 ,  H05K3/06 ,  H05K1/11

摘要： 本发明提供一种无芯板单层埋线电路板结构及制作方法，该方法包括：提供双面覆铜载板，包括中心载板及位于中心载板相对两面的第一铜箔，第一铜箔与中心载板之间设有粘连层；于第一铜箔远离中心载板一侧形成埋线图形层；形成覆盖埋线图形层的外增层；刻蚀位于第一线路图形层图形间隙下方导电层，刻蚀量为外增层与埋线图形层之间闪蚀量差值；将第一铜箔从粘连层剥离，采用闪蚀法刻蚀第一铜箔及位于第一线路图形层图形间隙下方剩余导电层。本发明对增层中高厚径比的盲孔进行填充之前进行闪镀，增加盲孔的孔内导电性，使得线路图形层能够较好的填充到盲孔中；并且，采用分步闪蚀法解决电路板结构双面刻蚀量不同的问题，适配高厚径比产品的不对称闪蚀。

公开(公告)号：CN115547847A

公开(公告)日：2022-12-30

申请号：CN202211338850.3

申请日：2022-10-28

申请人： 上海美维科技有限公司

发明人： 杜玲玲 ,  李君红 ,  张军 ,  彭增 ,  王建彬 ,  查晓刚

IPC分类号： H01L21/48 ,  H01L23/498

摘要： 本发明提供一种基板及其制作方法，该基板的制作方法包括：提供一上表面设有解离膜的承载板；于解离膜上形成第一导电柱；形成上表面低于第一导电柱上表面的第一介电层；形成位于第一介电层上的第一线路层及覆盖第一导电柱显露表面的第一导电盘；于第一布线层的上表面形成第二布线层，第二布线层包括至少一布线层单元，布线层单元包括位于第一导电盘上表面的第二导电柱、填充于第二导电柱周围的第二介电层、形成于第二介电层上表面的第二线路层及覆盖第二导电柱显露表面的第二导电盘；去除解离膜，并对第一导电柱的底面进行防氧化处理。本发明通过3D打印法或注入法形成第一介电层及第二介电层，简化了工艺流程，降低了生产成本，提高了工艺精度。

公开(公告)号：CN104793288A

公开(公告)日：2015-07-22

申请号：CN201510217581.9

申请日：2015-04-30

申请人： 上海美维科技有限公司 ,  上海美维电子有限公司

发明人： 严惠娟 ,  梅莉嘉.伊莫宁 ,  朱龙秀 ,  吴金华 ,  彭增 ,  时睿智

IPC分类号： G02B6/13 ,  G02B6/26

CPC分类号： G02B6/13 ,  G02B6/24

摘要： 一种含有光波导耦合器件的印制线路板的制造方法，包括如下步骤：1)基板制作；2)光波导层制作，包括下包裹层图形、芯层图形和上包裹层图形；芯层图形包括芯层线路和芯层斜面，芯层斜面的曝光采用灰度掩膜；3)光波导反射面制作，在芯层斜面上涂覆上反射层，形成微镜；4)配套印制线路板制作；5)将印刷线路板与带有光波导层的基板进行压合，形成带光波导层和铜线路层的混合板；6)蚀刻、铣槽形成最终光通路。本发明通过对光波芯层图形采用灰度掩膜曝光，上包裹层处开窗外加涂敷反射层的方法形成微镜耦合器件，且微镜耦合器件与光波导一次成型。本发明方法耦合损耗低，容易实现微小尺寸微镜的制作，有利于提高光导板中耦合器件的埋置密度。

公开(公告)号：CN115472508A

公开(公告)日：2022-12-13

申请号：CN202211171273.3

申请日：2022-09-23

申请人： 上海美维科技有限公司

发明人： 李君红 ,  杜玲玲 ,  王建彬 ,  查晓刚 ,  颜国秋 ,  张军 ,  彭增

IPC分类号： H01L21/48 ,  H01L23/498

摘要： 本发明提供一种无芯封装基板及其制备方法，所述无芯封装基板的制备方法包括：S1：提供附有可解离膜的支撑板；S2：于可解离膜上采用干法制程制备第一金属柱及埋线，所述埋线的线宽/线距大于等于5μm/5μm；S3：于可解离膜、第一金属柱及埋线上形成第一介电层，得到无芯封装基板结构；S4：于无芯封装基板结构表面形成第一金属种子层；S5：于第一金属种子层上形成第一金属盘及第一线路；S6：通过可解离膜去除支撑板。本发明解决现有技术中埋线技术导致产品性能差和工艺中常出现的众多问题，比如线路“侧蚀”、埋线底边参差不齐等的品质问题，以提高埋线线路精度，应对快速发展的无芯封装基板。

公开(公告)号：CN115910989A

公开(公告)日：2023-04-04

申请号：CN202211525980.8

申请日：2022-11-30

申请人： 上海美维科技有限公司

发明人： 李君红 ,  杜玲玲 ,  张军 ,  彭增 ,  王建彬 ,  查晓刚

IPC分类号： H01L23/522 ,  H01L23/48 ,  H01L21/60 ,  B33Y80/00 ,  B33Y10/00 ,  H01L21/48 ,  H01L23/528

摘要： 本发明提供一种埋无源器件封装基板及其制作方法，所述封装基板包括：封装基板结构，包括至少一层第一布线层，所述第一布线层包括第一线路层、第一导电盘、第一导电柱及第一介电层；于所述第一介电层的上表面形成无源器件层，所述无源器件层位于两个相邻所述第一导电盘之间；形成至少一层第二布线层，所述第二布线层堆叠于所述第一布线层的表面，所述第二布线层包括第二介电层、第二导电柱、第二导电盘及第二线路层，位于所述第一布线层上表面的所述第二介电层覆盖所述无源器件层的显露表面；于所述第二导电盘及所述第二线路层的显露表面形成防氧化层。本发明利用3D打印法制作所述无源器件层，简化了工艺流程，减少了成本，提高了生产效率。

公开(公告)号：CN116721934A

公开(公告)日：2023-09-08

申请号：CN202310666044.7

申请日：2023-06-06

申请人： 上海美维科技有限公司

发明人： 杜玲玲 ,  李君红 ,  沈阳 ,  刘青林 ,  王建彬 ,  张军 ,  彭增

IPC分类号： H01L21/66 ,  H01L23/544

摘要： 本发明提供一种封装基板导电图形制作能力的评估方法，简单易操作，可通过设计不同深度的盲槽和/或不同尺寸的凸起来模拟金属蚀刻前工序如电镀所引起的凹坑和/或凸起等情形，以评估封装基板进行导电图形的制作能力，从而避免因不良导电图形的制作所引起的产能损失及成本浪费；通过设计回形金属测试线路，能够简便地进行电性测试，从而可快速、全面得对封装基板导电图形的制作能力进行评估。

公开(公告)号：CN116344355A

公开(公告)日：2023-06-27

申请号：CN202310342776.0

申请日：2023-04-03

申请人： 上海美维科技有限公司

发明人： 李君红 ,  杜玲玲 ,  王建彬 ,  张军 ,  彭增

IPC分类号： H01L21/48 ,  H01L21/66 ,  H01L23/498

摘要： 本发明提供一种封装基板的制作方法，包括先通过试产得出图形补偿值，然后依得到的图形补偿值对既有的工艺参数进行修正，并基于与试产时相同的电镀生产线、蚀刻生产线以及放板规则进行量产封装基板的制作。本发明经改善的流程设计，在正式生产前先进行试样生产，且试样生产过程中，对不同图形选择不同的曝光补偿值，进行线宽、间距、铜厚度的测量，与电镀后建立的铜厚度等高线分布数据(分布图)进行匹配，找出蚀刻的地形图，依电镀铜厚度、线宽的补偿值与蚀刻均匀性之间的关系以及实测结果进行线宽补偿值的修订，最后根据修订后的线宽补偿值进行蚀刻，可以极大提高封装基板整板面的精细线路制作的一致性，减少报废率，从而提高经济收益。

公开(公告)号：CN115643680A

公开(公告)日：2023-01-24

申请号：CN202110814838.4

申请日：2021-07-19

申请人： 上海美维科技有限公司

发明人： 李君红 ,  付海涛 ,  查晓刚 ,  彭增 ,  张军 ,  鲍海莲

IPC分类号： H05K3/00 ,  H05K3/06

摘要： 本发明提供一种IC封装基板蚀刻能力及蚀刻均匀性的评估及改善方法，评估方法包括提供待评估基板，进行蚀刻线速选择，形成蚀刻掩膜层，在蚀刻线速下采用不同蚀刻条件蚀刻铜箔，获取蚀刻深度及横向蚀刻量，基于测量值评估蚀刻能力及均匀性。在印刷线路板及IC封装基板生产领域，本发明可以基于简单的方式同时进行蚀刻能力和蚀刻均匀性的评估，并可以有效的判断出影响蚀刻能力及蚀刻均匀性的因素，还可以进一步有针对性的进行蚀刻能力及蚀刻均匀性的改善，此外，还可以对印刷线路板的局部区域进行对应的选择性改善，有利于提升线路的蚀刻效果，有利于提升减成法制作精细线路的能力。