三维器件及其形成方法
    4.
    发明公开

    公开(公告)号:CN111699550A

    公开(公告)日:2020-09-22

    申请号:CN201980012407.7

    申请日:2019-03-19

    Abstract: 披露了一种半导体器件,该半导体器件包括多个第一源极/漏极和在第一源极/漏极上方形成的多个第一源极/漏极(S/D)触点。该器件还包括多个第一电介质盖。该多个第一电介质盖中的每一个均定位在相应的第一S/D触点上方以覆盖该相应的第一S/D触点的顶部部分和多个侧部部分的至少一部分。该器件还包括多个第二源极/漏极和多个第二S/D触点,该多个第二源极/漏极和多个第二S/D触点在该多个第一S/D触点上方交错布置以形成阶梯构型。多个第二电介质盖在该多个第二S/D触点上方形成。该多个第二电介质盖中的每一个均定位在相应的第二S/D触点上方以覆盖该相应的第二S/D触点的顶部部分和多个侧部部分的至少一部分。

    去除方法和处理方法
    5.
    发明授权

    公开(公告)号:CN110010465B

    公开(公告)日:2023-09-05

    申请号:CN201811574685.5

    申请日:2018-12-21

    Abstract: 本发明提供一种去除方法和处理方法。一种去除方法,其是选择性地去除在处理容器内的基板上形成的多个凹部内的多种金属氧化膜的方法,其中,该去除方法包括反复多次进行如下工序的内容:使所述多种金属氧化膜暴露于BCl3气体或导入BCl3气体而生成的等离子体的工序;使BCl3气体的导入停止而进行吹扫的工序;使所述多种金属氧化膜暴露于导入非活性气体而生成的等离子体的工序;以及使非活性气体的导入停止而进行吹扫的工序,在使所述多种金属氧化膜暴露于所述等离子体的工序中,使所述多种金属氧化膜暴露于由单一气体生成的至少1个的不同的等离子体。

    去除方法和处理方法
    6.
    发明公开

    公开(公告)号:CN110010465A

    公开(公告)日:2019-07-12

    申请号:CN201811574685.5

    申请日:2018-12-21

    Abstract: 本发明提供一种去除方法和处理方法。一种去除方法,其是选择性地去除在处理容器内的基板上形成的多个凹部内的多种金属氧化膜的方法,其中,该去除方法包括反复多次进行如下工序的内容:使所述多种金属氧化膜暴露于BCl3气体或导入BCl3气体而生成的等离子体的工序;使BCl3气体的导入停止而进行吹扫的工序;使所述多种金属氧化膜暴露于导入非活性气体而生成的等离子体的工序;以及使非活性气体的导入停止而进行吹扫的工序,在使所述多种金属氧化膜暴露于所述等离子体的工序中,使所述多种金属氧化膜暴露于由单一气体生成的至少1个的不同的等离子体。

    用于栅极保护的牺牲栅极覆盖层
    8.
    发明公开

    公开(公告)号:CN117751443A

    公开(公告)日:2024-03-22

    申请号:CN202280032255.9

    申请日:2022-05-06

    Abstract: 一种方法包括:提供衬底,该衬底包括沿该衬底的表面交替布置的金属栅极叠层和源极/漏极接触区,这些源极/漏极接触区中的每一个凹陷在相邻的金属栅极叠层之间的相应开口内,使得这些源极/漏极接触区提供该开口的底部并且相邻的金属栅极叠层提供侧壁,并且该衬底包括电介质,该电介质覆盖衬底使得该电介质填充每个开口。将该衬底暴露于初始等离子体蚀刻工艺,以从每个开口向下移除该电介质的第一部分至第一深度,并且在该衬底上形成牺牲栅极覆盖层,同时保持这些开口中的每一个不被覆盖。将该衬底暴露于另一等离子体蚀刻工艺,以移除该牺牲栅极覆盖层,同时从每个开口向下移除该电介质的第二部分至第二深度。

    三维器件及其形成方法
    9.
    发明授权

    公开(公告)号:CN111699550B

    公开(公告)日:2023-05-09

    申请号:CN201980012407.7

    申请日:2019-03-19

    Abstract: 披露了一种半导体器件,该半导体器件包括多个第一源极/漏极和在第一源极/漏极上方形成的多个第一源极/漏极(S/D)触点。该器件还包括多个第一电介质盖。该多个第一电介质盖中的每一个均定位在相应的第一S/D触点上方以覆盖该相应的第一S/D触点的顶部部分和多个侧部部分的至少一部分。该器件还包括多个第二源极/漏极和多个第二S/D触点,该多个第二源极/漏极和多个第二S/D触点在该多个第一S/D触点上方交错布置以形成阶梯构型。多个第二电介质盖在该多个第二S/D触点上方形成。该多个第二电介质盖中的每一个均定位在相应的第二S/D触点上方以覆盖该相应的第二S/D触点的顶部部分和多个侧部部分的至少一部分。

Patent Agency Ranking