公开(公告)号：CN105870119B

公开(公告)日：2019-07-19

申请号：CN201610085046.7

申请日：2016-02-14

申请人： 朗姆研究公司

发明人： 迈克尔·达内克 ,  汉娜·班诺乐克 ,  拉什纳·胡马雍 ,  高举文

IPC分类号： H01L27/108 ,  H01L21/8242

CPC分类号： H01L27/10891 ,  C23C16/0272 ,  C23C16/08 ,  C23C16/30 ,  H01L21/28088 ,  H01L21/28562 ,  H01L21/76843 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/53257 ,  H01L23/53266 ,  H01L27/10823 ,  H01L27/11556 ,  H01L27/11582 ,  H01L29/40117

摘要： 本发明涉及用于字线应用的钨，公开了用于在存储器器件中形成钨字线的方法和相关设备。本文还公开了用于沉积不含氟的钨(FFW)的方法和相关设备。根据多个实施方式，所述方法涉及使用氯化钨(WClx)前体和含硼(B)的、含硅(Si)的或含锗(Ge)的还原剂沉积多组分钨膜。

公开(公告)号：CN108369897A

公开(公告)日：2018-08-03

申请号：CN201680072766.8

申请日：2016-12-16

申请人： 应用材料公司

发明人： 陈一宏 ,  K·陈 ,  S·冈迪科塔

IPC分类号： H01L21/02

CPC分类号： H01L23/53266 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/76861 ,  H01L21/76864 ,  H01L21/76876 ,  H01L31/18

摘要： 用于沉积金属膜的方法，包括：在基板上形成非晶硅层以作为成核层和/或胶黏层。一些实施例进一步包括并入胶黏层，以增加非晶硅层与金属层黏着到该基板的能力。

公开(公告)号：CN105304479B

公开(公告)日：2018-06-01

申请号：CN201510612232.7

申请日：2010-10-20

申请人： 哈佛大学校长及研究员协会

发明人： R·G·戈登 ,  H·B·班达理 ,  Y·欧 ,  Y·林

IPC分类号： H01L21/285 ,  H01L21/768 ,  H01L23/532 ,  C23C16/18 ,  C23C16/34 ,  C23C16/40

CPC分类号： H01L23/53238 ,  C23C16/18 ,  C23C16/34 ,  C23C16/401 ,  H01L21/28506 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/288 ,  H01L21/2885 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76853 ,  H01L21/76862 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供了用于集成电路中铜导线的集成电路用互连结构和用于制造这种互连结构的方法。含有Mn、Cr和V的层形成抵抗铜从所述导线扩散出来的阻挡体，从而保护绝缘体免于过早断裂并且保护晶体管免于被铜降解。含有Mn、Cr和V的层还增进铜和绝缘体之间的强有力附着，因而保持器件在制造和使用期间的机械完整性，以及在器件的使用期间保护免遭因铜的电迁移所致的失效并且保护铜免受来自其环境的氧或水腐蚀。在形成此类集成电路时，本发明的某些实施方案提供了在铜表面上选择性沉积Mn、Cr、V或Co同时减少或甚至防止Mn、Cr、V或Co在绝缘体表面上沉积的方法。使用含有Mn、Cr或V的前体和含有碘或溴的前体，还提供铜的催化性沉积。

公开(公告)号：CN108064225A

公开(公告)日：2018-05-22

申请号：CN201580081010.5

申请日：2015-06-18

申请人： 英特尔公司

发明人： P.E.罗米罗

IPC分类号： C07F1/02 ,  C23C16/04 ,  C23C16/18 ,  H01L21/285 ,  H01L21/768

CPC分类号： C07F15/0053 ,  C07F1/005 ,  C07F1/02 ,  C07F11/005 ,  C23C16/04 ,  C23C16/18 ,  H01L21/28562 ,  H01L21/28568 ,  H01L21/76801 ,  H01L21/76816 ,  H01L21/76849 ,  H01L21/7685 ,  H01L21/76876 ,  H01L21/76879 ,  H01L21/76897

摘要： 描述了用于沉积第二或第三行过渡金属（例如，钨或钌）薄膜的固有地选择性前驱体。在示例中，用于第二或第三行过渡金属络合物形成的配体构架包括锂络合物。

公开(公告)号：CN107742616A

公开(公告)日：2018-02-27

申请号：CN201710911901.X

申请日：2017-09-29

申请人： 睿力集成电路有限公司

发明人： 不公告发明人

IPC分类号： H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76877 ,  H01L21/76876 ,  H01L23/53271

摘要： 本发明提供一种应用于存储器的半导体结构及其制备方法，制备包括：提供一半导体基材，半导体基材内具有若干沟槽结构；采用第一沉积反应气体在第一温度下于沟槽结构的底部及侧壁形成晶核层，为后续沉积填充层提供沉积条件，采用间歇式循环沉积的模式形成供长晶厚度的晶核层；采用第二沉积反应气体在第二温度下于晶核层表面形成填充层，填充层为多晶结构，利用晶核层使得填充层沿沟槽结构的底部、侧壁及顶部的沉积长晶速率概呈相同，晶核层和填充层填充沟槽结构。通过上述方案，本发明的制备方法，可以在进行沟槽填充时使得填充层的各向沉积速率相同，进而可以降低封口现象的产生，从而减少因封口效应产生的孔隙，提高器件整体结构稳定性及导电性。

公开(公告)号：CN106469673A

公开(公告)日：2017-03-01

申请号：CN201510759574.1

申请日：2015-11-10

申请人： 台湾积体电路制造股份有限公司

发明人： 吴宪昌 ,  苏莉玲

IPC分类号： H01L21/768 ,  H01L23/538

CPC分类号： H01L21/76882 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/7684 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76873 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76883 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53209 ,  H01L23/53252 ,  H01L23/53266 ,  H01L23/53295 ,  H01L21/76829 ,  H01L23/5383

摘要： 本发明涉及在5nm或更小的半导体技术节点中制造半导体器件的方法。形成延伸穿过衬底上方的多个层的开口。在开口的表面上形成阻挡层。在开口中的阻挡层上方形成衬垫层。阻挡层和衬垫层具有不同的材料组分。利用非铜金属材料填充开口。在衬垫层上方形成非铜材料。在一些实施例中，非铜金属材料包括钴。本发明实施例涉及用于去除非铜沟槽中的杂质的沟槽衬垫。

公开(公告)号：CN106169440A

公开(公告)日：2016-11-30

申请号：CN201610332922.1

申请日：2016-05-18

申请人： 朗姆研究公司

发明人： 王徳齐 ,  阿南德·查德拉什卡 ,  拉什纳·胡马雍 ,  米卡尔·达内克

IPC分类号： H01L21/768

CPC分类号： H01L21/28556 ,  C23C16/0245 ,  C23C16/04 ,  C23C16/045 ,  C23C16/06 ,  C23C16/505 ,  C23C16/56 ,  H01L21/28562 ,  H01L21/76856 ,  H01L21/76862 ,  H01L21/76876 ,  H01L21/76877 ,  H01L21/76879 ,  H01L21/76898 ,  H01L27/10891 ,  H01L27/11556 ,  H01L27/11582 ,  H01L21/76838

摘要： 本发明涉及用多阶段核化抑制填充特征，描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。方法包括执行多阶段抑制处理，其包括各阶段之间的间隔。在间隔期间，可以使等离子体源功率、衬底偏置功率、或处理气体流量中的一种或多种降低或者使其关闭。本文所述的方法可用于填充垂直特征，如钨通孔，以及水平特征，如垂直NAND(VNANA)字线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字线填充、垂直集成存储栅极和字线填充、以及使用通硅通孔的3‑D集成。

公开(公告)号：CN102859662B

公开(公告)日：2015-11-25

申请号：CN201080059054.5

申请日：2010-10-20

申请人： 哈佛大学校长及研究员协会

发明人： R·G·戈登 ,  H·B·班达理 ,  Y·欧 ,  Y·林

IPC分类号： H01L21/285 ,  H01L23/532 ,  H01L21/768

CPC分类号： H01L23/53238 ,  C23C16/18 ,  C23C16/34 ,  C23C16/401 ,  H01L21/28506 ,  H01L21/28556 ,  H01L21/28562 ,  H01L21/288 ,  H01L21/2885 ,  H01L21/76814 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76835 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76853 ,  H01L21/76862 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76873 ,  H01L21/76874 ,  H01L21/76876 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L2924/0002 ,  H01L2924/00

摘要： 提供了用于集成电路中铜导线的集成电路用互连结构和用于制造这种互连结构的方法。含有Mn、Cr和V的层形成抵抗铜从所述导线扩散出来的阻挡体，从而保护绝缘体免于过早断裂并且保护晶体管免于被铜降解。含有Mn、Cr和V的层还增进铜和绝缘体之间的强有力附着，因而保持器件在制造和使用期间的机械完整性，以及在器件的使用期间保护免遭因铜的电迁移所致的失效并且保护铜免受来自其环境的氧或水腐蚀。在形成此类集成电路时，本发明的某些实施方案提供了在铜表面上选择性沉积Mn、Cr、V或Co同时减少或甚至防止Mn、Cr、V或Co在绝缘体表面上沉积的方法。使用含有Mn、Cr或V的前体和含有碘或溴的前体，还提供铜的催化性沉积。

公开(公告)号：CN102543795B

公开(公告)日：2015-09-23

申请号：CN201110338976.6

申请日：2011-10-31

申请人： 东京毅力科创株式会社

发明人： 柿本明修 ,  小森克彦 ,  长谷部一秀

IPC分类号： H01L21/67 ,  C23C16/44 ,  C23C16/24

CPC分类号： H01L21/02057 ,  C23C16/0272 ,  C23C16/045 ,  C23C16/24 ,  H01L21/02425 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/28525 ,  H01L21/28556 ,  H01L21/3065 ,  H01L21/32135 ,  H01L21/76805 ,  H01L21/76814 ,  H01L21/76876 ,  H01L21/76877 ,  H01L29/41766

摘要： 本发明提供一种成膜装置，其包括用于供给氨基硅烷类气体的供给机构及用于供给不包含氨基的硅烷类气体的供给机构，并且在一个处理室内依次执行下述处理，即，供给氨基硅烷类气体而在具有到达导电体的开孔的绝缘膜的表面及上述开孔的底部的表面上形成晶种层的处理，以及供给不包含氨基的硅烷类气体而在晶种层上形成硅膜的处理。

公开(公告)号：CN103996651A

公开(公告)日：2014-08-20

申请号：CN201310182466.3

申请日：2013-05-16

申请人： 台湾积体电路制造股份有限公司

发明人： 杨士亿 ,  李明翰 ,  李香寰 ,  吴宪昌

IPC分类号： H01L21/768 ,  H01L23/532

CPC分类号： H01L23/53276 ,  H01L21/28556 ,  H01L21/76838 ,  H01L21/76843 ,  H01L21/76876 ,  H01L21/76879 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/5328 ,  H01L2221/1094 ,  H01L2924/0002 ,  Y10S977/734 ,  H01L2924/00

摘要： 本发明公开了一种半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括：提供包括形成在第一绝缘材料中的导电部件和设置在第一绝缘材料上方的第二绝缘材料的工件。第二绝缘材料具有在导电部件上方的开口。该方法包括：在第二导电材料中的开口内的导电部件的暴露顶面上方形成基于石墨烯的导电层，并且在第二绝缘材料中的开口的侧壁上方形成基于碳的粘合层。在图案化第二绝缘材料中的基于石墨烯的导电层和基于碳的粘合层上方形成碳纳米管（CNT）。