-
公开(公告)号：CN118132242B
公开(公告)日：2024-08-16
申请号：CN202410545899.9
申请日：2024-05-06
申请人： 中国人民解放军国防科技大学
摘要： 本发明公开了一种支持高速外设安全消息中断的方法及装置，本发明包括将中断控制器划分为安全外设域和非安全外设域，以分开处理有/无安全需求的外设的中断消息；当中断控制器收到外设的中断消息后，首先根据安全需求类型将中断消息派发给安全外设域或非安全外设域，然后通过安全外设域或非安全外设域处理接收的中断消息以生成对应的中断路由，并通过片上网络派发给对应的处理器核，处理器核调用安全中断服务处理程序进行安全中断响应处理，并向对应的安全外设域或者非安全外设域返回中断确认。本发明具有能够扩展高速外设安全消息中断进而提升处理器安全防御等级的优点，同时硬件实现复杂度低、面积开销小、性价比高的优点。
-
公开(公告)号：CN118132242A
公开(公告)日：2024-06-04
申请号：CN202410545899.9
申请日：2024-05-06
申请人： 中国人民解放军国防科技大学
摘要： 本发明公开了一种支持高速外设安全消息中断的方法及装置，本发明包括将中断控制器划分为安全外设域和非安全外设域，以分开处理有/无安全需求的外设的中断消息；当中断控制器收到外设的中断消息后，首先根据安全需求类型将中断消息派发给安全外设域或非安全外设域，然后通过安全外设域或非安全外设域处理接收的中断消息以生成对应的中断路由，并通过片上网络派发给对应的处理器核，处理器核调用安全中断服务处理程序进行安全中断响应处理，并向对应的安全外设域或者非安全外设域返回中断确认。本发明具有能够扩展高速外设安全消息中断进而提升处理器安全防御等级的优点，同时硬件实现复杂度低、面积开销小、性价比高的优点。
-
公开(公告)号：CN111638965B
公开(公告)日：2023-04-11
申请号：CN202010441746.1
申请日：2020-05-22
申请人： 中国人民解放军国防科技大学
摘要： 本发明公开了一种基于栅栏复制与握手的命令队列间栅栏同步方法及系统，本发明方法将单一命令流中的命令调度分配到指定数量N个命令队列中处理，当遇到栅栏命令时执行栅栏命令复制将命令流中的栅栏命令复制多份、并送入每个命令队列；分别执行各个命令队列被分配的指令，且在执行栅栏命令时通过栅栏握手确保所有队列的栅栏命令同时执行。本发明能够降低栅栏命令所带来的命令流处理停滞，将栅栏命令的处理开销分摊到各个命令队列中，从而提升整体的命令流处理效率。
-
公开(公告)号：CN111639044B
公开(公告)日：2022-05-03
申请号：CN202010441093.7
申请日：2020-05-22
申请人： 中国人民解放军国防科技大学
IPC分类号： G06F13/26 , G06F13/366
摘要： 本发明公开了一种支持中断优先级轮询仲裁派发的方法和装置，本发明方法包括将处理器的中断分类，将每一个分类划分为至少一个分组，中断携带优先级信息；针对各个分组内的中断进行组内中断优先级轮询仲裁，如果同分类下还包含其他分组则将结果输出至组间中断优先级轮询仲裁；否则将结果输出至类间中断优先级轮询仲裁；针对各个分类下各分组的组内中断优先级轮询仲裁结果进行组间中断优先级轮询仲裁；针对多个分类的组内中断优先级轮询仲裁结果或组间中断优先级轮询仲裁结果进行类间中断优先级轮询仲裁，并将最终筛选出中断发送至处理器核。本发明具有高性能、开销小、易于实现、使用灵活的优点，并且实现简单，可灵活应用到现有处理器设计中。
-
公开(公告)号：CN111611185B
公开(公告)日：2021-10-01
申请号：CN202010560215.4
申请日：2020-06-18
申请人： 中国人民解放军国防科技大学
IPC分类号： G06F13/34 , G06F13/366 , G06F13/42 , G06F13/38
摘要： 本发明公开了一种多PCIE端口的MSI中断过滤装置，包括维序模块单元和协议转换模块，维序模块单元的维序模块包括从地址缓冲、MSI地址域匹配逻辑、边带缓冲、主地址缓冲、从数据缓冲、MSI数据缓冲、主数据缓冲、数据选择器、从响应缓冲、MSI响应缓冲、响应轮询控制模块、响应选择器、主响应缓冲、突发队列控制模块以及缓冲控制模块，协议转换模块包括端口选择器、AXI协议转换模块以及多端口轮询控制模块。本发明能够解决多PCIE端口的MSI中断顺序性问题和MSI中断唯一性问题，能够保证维序模块流出每个MSI请求之前所有的写请求都返回了响应，正确区分MSI请求是哪个节点设备发出的中断，具有可扩展性好的优点。
-
公开(公告)号：CN111666730A
公开(公告)日：2020-09-15
申请号：CN202010440900.3
申请日：2020-05-22
申请人： 中国人民解放军国防科技大学
摘要： 本发明公开了一种基于信号名哈希匹配的Verilog模块接口信号自动连接方法及系统，本发明方法首先通过扫描Verilog模块的信号名称，构建各个模块输出信号的哈希表，然后利用哈希表的高速查找技术，对各个模块的接口信号名称按照三种规则进行匹配；最后依据各个模块接口的匹配结果自动连接各个模块的接口信号。本发明能够以很低的复杂度完成大规模Verilog硬件设计的模块接口信号自动连接，大大降低硬件设计师的工作负担，设所有待连接的Verlog模块的接口信号总数为N，该方法能够以接近O(3N)的复杂度完成所有接口信号的匹配并完成信号的自动连接。
-
公开(公告)号：CN118568043A
公开(公告)日：2024-08-30
申请号：CN202411061090.5
申请日：2024-08-05
申请人： 中国人民解放军国防科技大学
摘要： 本发明公开了一种面向AXI协议的设备类型可配跨芯粒传输电路及方法，本发明面向AXI协议的设备类型可配跨芯粒传输电路包括主设备和从设备类型可配置的第一芯粒和第二芯粒，所述第一芯粒和第二芯粒之间设有两条结构相同的单向跨芯粒传输通路，所述单向跨芯粒传输通路包括位宽规整位宽转换器、两个二选一选择器、发送缓冲、三选一选择器、互联接口、一分三选择器、接收缓冲、两个一分二选择器和位宽还原位宽转换器。本发明旨在实现芯粒之间通过兼容AXI协议的芯粒接口进行跨芯粒传输时，实现互相通信的两个芯粒之间主从设备关系的任意配置以及节省硬件资源开销，提升缓冲器模块的资源利用率、降低架构设计硬件代价。
-
公开(公告)号：CN118171609A
公开(公告)日：2024-06-11
申请号：CN202410165405.4
申请日：2024-02-05
申请人： 中国人民解放军国防科技大学
IPC分类号： G06F30/327 , G06F30/33 , G06F30/398 , G06F115/10
摘要： 本发明公开了一种基于逻辑网表的关键路径延时优化方法，其包括：步骤S1：获取逻辑综合得到的逻辑网表以及关键路径延时信息文件；步骤S2：深入分析微处理器逻辑网表中关键路径的特点，构造关键路径的逻辑椎，并提取对应的逻辑网表；步骤S3：利用所构造的逻辑椎进行逻辑椎分解；步骤S4：基于逻辑椎分解得到的有向无环子图进行逻辑重构，并对布尔逻辑图进行反复的迭代，同时提取对于的优化后的逻辑网表；步骤S5：验证优化后逻辑的功能等价性；步骤S6：利用延时评估模型评估延时优化效果。本发明具有原理简单、能够减小延时、提升处理器主频等优点。
-
公开(公告)号：CN114116167B
公开(公告)日：2024-03-19
申请号：CN202111415607.2
申请日：2021-11-25
申请人： 中国人民解放军国防科技大学
IPC分类号： G06F9/48 , G06F9/50 , G06F15/173
摘要： 本发明公开了一种面向高性能计算的区域自治异构众核处理器，包括带有存储器以及互联结构的处理器本体，其特征在于，所述处理器本体包括多个从逻辑和物理上划分为由多个通用CPU核构成的通用域以及一个或多个包含不同类型的多核加速器的加速域，所述通用域用于提供包括操作系统支持、任务调度以及管理在内的通用处理，所述加速域用于执行高密度计算加速任务，所述通用域与各加速域之间仅通过共享片外存储以及片上异构互联进行粗粒度通信以使得通用域与各加速域之间具有高度自治性。本发明能够高效支持高性能计算，具有均衡的核间独立与协同关系，同时兼顾存储与互联灵活性与适应性。
-
公开(公告)号：CN116662613A
公开(公告)日：2023-08-29
申请号：CN202310563460.4
申请日：2023-05-18
申请人： 中国人民解放军国防科技大学
IPC分类号： G06F16/901 , G06F30/30
摘要： 本发明公开了一种指针型队列子集中最老项的定位方法及装置，本发明方法包括根据指针型队列的头指针Head构建掩码向量MASK；将输入的子集标志位向量Sub分别与掩码向量MASK及其反值~MASK进行与运算，对于与运算结果Sub & MASK进行固定优先级仲裁生成Oldest_h，若Oldest_h不是全零则作为所需子集的最老项输出，否则与运算结果Sub &~MASK进行固定优先级仲裁生成Oldest_l并作为所需子集的最老项输出。本发明能高效实现由位向量指定的指针队列某个子集中最老项查找，大幅拓展指针型队列的应用范围，使其能在需要定位任意子集最老项的场景中应用。
-
-
-
-
-
-
-
-
-
搜索结果
40 条记录 (耗时 0.045 秒)
