基于分布式有限目录的缓存数据一致性实现方法及装置

    公开(公告)号:CN108920192B

    公开(公告)日:2021-07-30

    申请号:CN201810719059.4

    申请日:2018-07-03

    摘要: 本发明公开了一种基于分布式有限目录的缓存数据一致性实现方法及装置,本发明通过私有缓存PCache X响应对应处理单元PE X的请求,且在请求不命中或数据写回时向对应的宿主DDCU X发出数据读写一致性请求事务,宿主DDCU X在处理请求事务时如遇到资源冲突时则丢弃报文并进入流控模式,PCache X基于信约原理将丢弃的报文逐个重发,直到资源冲突解除后退出流控模式进入正常的流水作业模式。本发明能够解决目录自替换堵塞工作流水线而导致请求事务饿死的问题,同时提供严格的执行顺序保证,确保分布式环境下,数据依赖关系不被破坏,请求事务间数据依赖关系能够被完整保持,并保证多个核心发出的请求事务能公平的协调执行,从而提高众核处理器可靠性和可扩展性。

    支持容处理器与内存板间软错误重发机制的CAM及应用方法

    公开(公告)号:CN112181703A

    公开(公告)日:2021-01-05

    申请号:CN202011043590.8

    申请日:2020-09-28

    IPC分类号: G06F11/07

    摘要: 本发明公开了一种支持容处理器与内存板间软错误重发机制的CAM及应用方法,本发明CAM包括记录存储单元,n条记录的内容包括有效标识、读地址、读修改写相关标识、重传次数计数;比较器阵列,包括n个比较器,每一个比较器包含两路输入,一路输入为写地址、另一路输入为对应记录中的读地址,且该比较器的控制信号为对应记录中的有效标识;读修改写相关判断模块,用于根据n个比较器的输出判断是否为读修改写相关。本发明的CAM设计支持基于相关性CAM的读请求重发机制,能够在尽可能不影响系统性能的情况下,最大概率的容主处理器与片外内存之间的板间软错误,具有结构简单、实施方便、无阻塞的优点,兼顾性能又高效容板间软错误。

    一种高速低功耗主从D触发器

    公开(公告)号:CN118554919B

    公开(公告)日:2024-10-22

    申请号:CN202410999480.0

    申请日:2024-07-24

    摘要: 本发明公开了一种高速低功耗主从D触发器,主从D触发器包括数据输入电路、主触发电路、从触发电路以及数据输出电路;数据输入电路、主触发电路、从触发电路和数据输出电路依次相连;数据输入电路,用于接收数据输入信号;数据输出电路,用于将从触发电路的输出信号进行输出;主触发电路和从触发电路均由时钟信号CK控制;当时钟信号CK为低电平时,主触发电路接收数据输入信号,从触发电路处于维持状态;当时钟信号CK为高电平时,主触发电路处于维持状态,从触发电路接收主触发电路的存储状态。本发明具有速度快而功耗低等优点。

    一种真单相时钟主从型全静态D触发器

    公开(公告)号:CN118539902A

    公开(公告)日:2024-08-23

    申请号:CN202410999479.8

    申请日:2024-07-24

    摘要: 本发明公开了一种真单相时钟主从型全静态D触发器,D触发器包括依次相连的数据输入电路、主触发电路、从触发电路以及数据输出电路;数据输入电路用于接收数据输入信号;主触发电路和从触发电路均由时钟信号CK控制;当时钟信号CK为低电平时,主触发电路接收数据输入信号,从触发电路处于维持状态;当时钟信号CK为高电平时,主触发电路处于维持状态,从触发电路接收主触发电路的存储状态。本发明具有晶体管数量少、时钟控制晶体管数量少,电路结构简单等优点,克服了传统真单相时钟D触发器因漏电而存储状态改变的缺陷,且延迟较传统D触发器降低7%~12%;另外,差分式样的输入可增强抗噪声性能。

    基于栅栏复制与握手的命令队列间栅栏同步方法及系统

    公开(公告)号:CN111638965B

    公开(公告)日:2023-04-11

    申请号:CN202010441746.1

    申请日:2020-05-22

    IPC分类号: G06F9/52 G06F9/30

    摘要: 本发明公开了一种基于栅栏复制与握手的命令队列间栅栏同步方法及系统,本发明方法将单一命令流中的命令调度分配到指定数量N个命令队列中处理,当遇到栅栏命令时执行栅栏命令复制将命令流中的栅栏命令复制多份、并送入每个命令队列;分别执行各个命令队列被分配的指令,且在执行栅栏命令时通过栅栏握手确保所有队列的栅栏命令同时执行。本发明能够降低栅栏命令所带来的命令流处理停滞,将栅栏命令的处理开销分摊到各个命令队列中,从而提升整体的命令流处理效率。

    一种区域自治的多核或众核处理器芯片

    公开(公告)号:CN108897714B

    公开(公告)日:2022-05-24

    申请号:CN201810719107.X

    申请日:2018-07-03

    IPC分类号: G06F15/17 G06F15/80

    摘要: 本发明公开了一种区域自治的多核或众核处理器芯片,包括n个处理器核构成的芯片本体,所述芯片本体被划分为m个区域,每个区域包含i个处理器核、j个存储器接口、k个I/O接口以及一个区域间互连接口,每个区域内部基于共享高速缓存或片上互连网络形成一个完备的共享存储系统,m个区域之间通过区域间互连接口构成全芯片。本发明访问本地存储器延迟低,访问全局存储器带宽高,针对一个区域的实例做设计实现,其他区域的实例可能通过复制、旋转或镜像得到,从而避免了在全芯片范围内做设计实现,从而降低了处理器硬件设计的复杂性,从而能够在保持处理器规模可扩展的前提下,兼顾带宽和延迟,并且降低硬件设计复杂性。

    一种区域自治的多核或众核处理器芯片

    公开(公告)号:CN108897714A

    公开(公告)日:2018-11-27

    申请号:CN201810719107.X

    申请日:2018-07-03

    IPC分类号: G06F15/17 G06F15/80

    摘要: 本发明公开了一种区域自治的多核或众核处理器芯片,包括n个处理器核构成的芯片本体,所述芯片本体被划分为m个区域,每个区域包含i个处理器核、j个存储器接口、k个I/O接口以及一个区域间互连接口,每个区域内部基于共享高速缓存或片上互连网络形成一个完备的共享存储系统,m个区域之间通过区域间互连接口构成全芯片。本发明访问本地存储器延迟低,访问全局存储器带宽高,针对一个区域的实例做设计实现,其他区域的实例可能通过复制、旋转或镜像得到,从而避免了在全芯片范围内做设计实现,从而降低了处理器硬件设计的复杂性,从而能够在保持处理器规模可扩展的前提下,兼顾带宽和延迟,并且降低硬件设计复杂性。