-
公开(公告)号:CN112071757B
公开(公告)日:2023-10-03
申请号:CN202010884582.X
申请日:2020-08-28
申请人: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC分类号: H01L21/331
摘要: 本发明公开一种基于BiCMOS工艺的硅锗异质结双极晶体管的制造方法,步骤为:1)生长LOCOS隔离场氧化层,形成最优硅基衬底;2)形成SiGe HBT晶体管发射极有源区与集电极有源区之间的LOCOS场氧化层、器件间用于隔离的LOCOS氧化层;3)在最优硅基衬底表面形成SiGe HBT晶体管基区窗口;4)在最优硅基衬底的表面形成SiGe HBT晶体管基区外延材料层;5)在最优硅基衬底的表面形成SiGe HBT晶体管发射区窗口;6)在最优硅基衬底表面形成SiGe HBT晶体管多晶发射结精细结构和外基区;7)在最优硅基衬底表面淀积介质层,完成金属互连,形成SiGe HBT晶体管。本发明采用局部两次氮化硅硬掩膜氧化工艺方法,减小了HBT晶体管外基区高台阶,从而减小了外基区高台阶反射对发射结多晶光刻造成的影响。
-
公开(公告)号:CN114665834A
公开(公告)日:2022-06-24
申请号:CN202210373560.6
申请日:2022-04-11
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H03F3/45
摘要: 本发明提供一种轨到轨输入级电路及运算放大器,所述轨到轨输入级电路包括输入差分对模块、尾电流源模块、共栅模块、共栅负载模块、电流镜模块及偏置电流源模块,输入差分对模块利用MOS管自身的体效应实现轨到轨输入。在本发明中,通过输入差分对模块与尾电流源模块、电流镜模块的配合设计,使得输入差分对模块可以利用MOS管自身的体效应实现输入信号的轨到轨输入乃至超过电源轨范围输入,输入信号的电压范围宽,不需要设计恒定跨导匹配电路,能有效避免现有输入轨到轨运算放大器电路的输入级中需要使用两对类型不同的输入管、需要对输入管进行跨导匹配而多设计的恒定跨导匹配电路,所带来的电路及版图的规模面积增加,以及对称性、匹配性下降问题。
-
公开(公告)号:CN116779541A
公开(公告)日:2023-09-19
申请号:CN202310853223.1
申请日:2023-07-12
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H01L21/8222 , H01L27/082 , H01L21/331 , H01L29/732 , H01L29/737 , H01L29/16 , H01L29/165
摘要: 本发明提供了一种在锗硅双极工艺中集成双层多晶硅自对准垂直型双极晶体管的方法及半导体器件,在本发明中,基于工艺制程步骤的巧妙设计,在锗硅双极工艺中同时集成双层多晶硅自对准垂直型双极晶体管的工艺制程,在不显著增加工艺复杂度的情况下,利用单一制造工艺中同时集成制备锗硅异质结双极晶体管和硅垂直双极晶体管,提升了工艺制程效率,降低了工艺成本,且晶体管又进一步分为NPN型和PNP型,对应制备得到的半导体器件可以涵盖多种晶体管结构组合,适用于多种不同功能需求的应用场景,可因地制宜地提升对应半导体器件或者芯片的电学性能。
-
公开(公告)号:CN114665834B
公开(公告)日:2023-10-13
申请号:CN202210373560.6
申请日:2022-04-11
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H03F3/45
摘要: 本发明提供一种轨到轨输入级电路及运算放大器,所述轨到轨输入级电路包括输入差分对模块、尾电流源模块、共栅模块、共栅负载模块、电流镜模块及偏置电流源模块,输入差分对模块利用MOS管自身的体效应实现轨到轨输入。在本发明中,通过输入差分对模块与尾电流源模块、电流镜模块的配合设计,使得输入差分对模块可以利用MOS管自身的体效应实现输入信号的轨到轨输入乃至超过电源轨范围输入,输入信号的电压范围宽,不需要设计恒定跨导匹配电路,能有效避免现有输入轨到轨运算放大器电路的输入级中需要使用两对类型不同的输入管、需要对输入管进行跨导匹配而多设计的恒定跨导匹配电路,所带来的电路及版图的规模面积增加,以及对称性、匹配性下降问题。
-
公开(公告)号:CN114792717A
公开(公告)日:2022-07-26
申请号:CN202110101143.1
申请日:2021-01-26
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H01L29/06 , H01L29/739
摘要: 本发明提供了一种半导体改进结构及功率半导体器件,在现有半导体元胞结构的基础上,于漂移区旁增设一个由高介电常数介质形成的类金属场板,通过该类金属场板调制导通态漂移区电导和截止态高压阻断电场分布,能获得更高的击穿电压;同时,其工艺相对其他现有高压低漂移区导通电阻半导体元胞结构更容易实现,降低了同样的电压因电荷失配导致的损失,包括介质层电荷引起的失配,这对降低工艺实施难度和工艺能力的要求,提高成品率有很大冗余度和好处,同时也提高了该结构工作的稳定性。
-
公开(公告)号:CN108615682A
公开(公告)日:2018-10-02
申请号:CN201810477302.6
申请日:2018-05-18
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H01L21/331 , H01L21/027
摘要: 本发明公开一种硅锗异质结双极晶体管发射极的制作方法,包括:在衬底表面形成SiGe HBT晶体管基区窗口;在衬底的表面上形成SiGe材料层;在衬底的表面上形成SiGe HBT晶体管发射区窗口;在硅片表面上形成SiGe HBT晶体管多晶发射极;以及形成SiGe HBT晶体管。上述发明通过在第二多晶硅层上增加一层抗反射材料层,减小基区窗口底部和发射极周边台阶侧壁对多晶发射极光刻的反射,从而改善多晶发射极的形貌。同时该抗反射材料层还可以作为第三多晶硅层刻蚀时的停止层,可精确控制第二多晶硅层刻蚀,避免在后续刻蚀中损伤SiGe HBT的外基区材料层。
-
公开(公告)号:CN112071757A
公开(公告)日:2020-12-11
申请号:CN202010884582.X
申请日:2020-08-28
申请人: 重庆中科渝芯电子有限公司 , 中国电子科技集团公司第二十四研究所
IPC分类号: H01L21/331
摘要: 本发明公开一种基于BiCMOS工艺的硅锗异质结双极晶体管的制造方法,步骤为:1)生长LOCOS隔离场氧化层,形成最优硅基衬底;2)形成SiGe HBT晶体管发射极有源区与集电极有源区之间的LOCOS场氧化层、器件间用于隔离的LOCOS氧化层;3)在最优硅基衬底表面形成SiGe HBT晶体管基区窗口;4)在最优硅基衬底的表面形成SiGe HBT晶体管基区外延材料层;5)在最优硅基衬底的表面形成SiGe HBT晶体管发射区窗口;6)在最优硅基衬底表面形成SiGe HBT晶体管多晶发射结精细结构和外基区;7)在最优硅基衬底表面淀积介质层,完成金属互连,形成SiGe HBT晶体管。本发明采用局部两次氮化硅硬掩膜氧化工艺方法,减小了HBT晶体管外基区高台阶,从而减小了外基区高台阶反射对发射结多晶光刻造成的影响。
-
公开(公告)号:CN108682686A
公开(公告)日:2018-10-19
申请号:CN201810607744.8
申请日:2018-06-13
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H01L29/06 , H01L21/336 , H01L29/772
CPC分类号: H01L29/0688 , H01L29/66409 , H01L29/772
摘要: 本发明提供一种深槽半导体器件耐压终端及其制造方法,所述方法包括在带有第一导电杂质的半导体层,采用通用半导体工艺技术,在半导体层内部分区域形成被保护的有源区;通过刻蚀工艺在半导体材料片内形成一个或多个深槽;垂直半导体材料片表面进行第二导电杂质注入,第二导电杂质仅注入到深槽底部中,通过扩散工艺使得在深槽底部向外形成扩散区;对深槽侧壁进行第二导电杂质掺杂,在深槽侧壁向外形成掺杂区,且扩散区横向超出掺杂区相同侧的距离为L1;采用半导体工艺对深槽平整化。利用扩散区和掺杂区结构对高压半导体器件被保护有源区进行适应应用需求的设计,方案具有较好的抗氧化层电荷波动、更容易设计、适应工艺加工等技术特征。
-
公开(公告)号:CN106298736A
公开(公告)日:2017-01-04
申请号:CN201610934537.4
申请日:2016-10-31
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H01L23/522
CPC分类号: H01L23/5227 , H01L28/10
摘要: 本发明提供一种半导体集成电路螺旋电感,包括衬底、多层介质层和金属布线层,其中衬底上形成有多层介质层,且每层介质层上都形成有金属布线层,针对每层介质层,介质层上开设有螺旋状的通槽,在通槽内填充有钨金属,以在介质层中形成钨金属墙,且各个介质层中钨金属墙相互重叠,金属布线层用于连接各个介质层中的钨金属墙。本发明通过设计多层具有螺旋状钨金属墙的介质层,并使介质层之间的金属布线层将各个介质层中的钨金属墙互连,可以增大螺旋电感线圈的厚度,从而可以降低螺旋电感的线圈金属电阻损耗和趋肤效应引起的损耗,提高螺旋电感的品质因数。
-
公开(公告)号:CN116779542A
公开(公告)日:2023-09-19
申请号:CN202310853224.6
申请日:2023-07-12
申请人: 中国电子科技集团公司第二十四研究所
IPC分类号: H01L21/8222 , H01L27/082 , H01L21/331 , H01L29/732 , H01L29/737 , H01L29/16 , H01L29/165
摘要: 本发明提供了一种在硅基自对准双极工艺中集成锗硅异质结晶体管的方法及半导体器件,在本发明中,基于工艺制程步骤的巧妙设计,在硅基自对准双极工艺中同时集成了锗硅异质结晶体管的工艺制程,在不显著增加工艺复杂度的情况下,利用单一制造工艺中同时集成制备硅垂直双极晶体管和锗硅异质结双极晶体管,提升了工艺制程效率,降低了工艺成本,且晶体管又进一步分为NPN型和PNP型,对应制备得到的半导体器件可以涵盖多种晶体管结构组合,适用于多种不同功能需求的应用场景,可因地制宜地提升对应半导体器件或者芯片的电学性能。
-
-
-
-
-
-
-
-
-