一种半导体器件及其制作方法、电子设备

    公开(公告)号:CN118431295A

    公开(公告)日:2024-08-02

    申请号:CN202410356163.7

    申请日:2024-03-27

    IPC分类号: H01L29/786 H01L21/336

    摘要: 本发明公开一种半导体器件及其制作方法、电子设备,涉及半导体技术领域,以解决现有技术中传统平面OS‑TFT器件存在载流子迁移率较低,漏电增加等问题。该半导体器件包括:栅堆叠层、沟道、源区和漏区,所述沟道覆盖所述栅堆叠层,所述源区和所述漏区位于所述沟道的两侧,并覆盖部分沟道远离栅堆叠层一侧的表面,所述源区和所述漏区位于所述沟道表面部分图形化为指状结构,所述源区的指状结构与所述漏区的指状结构呈相对插指结构。半导体器件的制作方法包括上述技术方案所提的半导体器件。本发明提供的半导体器件用于降低电容器金属配线之间的寄生电容。

    一种氧化物半导体器件及其制备方法

    公开(公告)号:CN113471295A

    公开(公告)日:2021-10-01

    申请号:CN202110587221.3

    申请日:2021-05-27

    摘要: 本发明涉及一种氧化物半导体器件,其包括绝缘衬底;绝缘衬底上相对设置由一源极及一漏极;纳米片堆栈部,其设置在所述衬底上,形成多个导电沟道;所述纳米片堆栈部包括:多个金属氧化物半导体纳米片竖直堆叠形成纳米堆栈部,所述金属氧化物半导体纳米片两端分别嵌入所述源极、漏极;环绕式栅极,其环绕于纳米堆栈部中多个金属氧化物半导体纳米片的周围。新型结构环栅型OS‑TFT(GAA OS‑TFT)设计可以显著提升器件的亚阈值特性、电流开关比与短沟道效应;利用多层纳米片和支撑结构相结合的设计可以显著提升器件的工作电流;器件的制备工艺与主流CMOS工艺兼容且工序简单;环栅器件结构设计,可以显著提升沟道载流子迁移率,提高器件电学性能,还能提高器件的可靠性与稳定性。

    动态随机存取存储器的存储单元、阵列、存储器及设备

    公开(公告)号:CN118366512A

    公开(公告)日:2024-07-19

    申请号:CN202410339056.3

    申请日:2024-03-22

    摘要: 本申请公开了一种动态随机存取存储器的存储单元、阵列、存储器及设备。该存储单元包括写字线、写位线、写晶体管、读字线、读位线和读晶体管;读晶体管包括多层沟道,每一层沟道的材料各不相同;写晶体管的栅极连接写字线,写晶体管的第一极连接写位线,写晶体管的第二极连接读晶体管的栅极;写晶体管的第一极和第二极分别为写晶体管的源极和漏极中的一个;读晶体管的第一极连接读位线,读晶体管的第二极连接读字线;读晶体管的第一极和第二极分别为读晶体管的源极和漏极中的一个。本申请的存储单元,读晶体管包括多层沟道,每一层沟道的材料各不相同,该读晶体管能够形成在不同电压区间下的不同电流区间,能够实现单一存储节点的多位信息存储。

    一种半导体器件及制备方法

    公开(公告)号:CN113192891B

    公开(公告)日:2024-01-09

    申请号:CN202110466171.3

    申请日:2021-04-28

    IPC分类号: H01L21/8238 H01L27/092

    摘要: 本发明公开了一种半导体器件及制备方法,所述方法包括:提供衬底,所述衬底已形成有P阱、N阱及隔离结构;在所述衬底上依次形成高K栅介质层、金属栅电极层和功函数调节层,其中,所述P阱和所述N阱上方的所述金属栅电极层为同一材料;向所述高K栅介质层、所述金属栅电极层及所述功函数调节层掺杂,以获得P型器件与N型器件栅极的不相同的预设功函数;形成栅极堆叠,并制备源漏区。

    硅基探测器及其制作方法

    公开(公告)号:CN113299785A

    公开(公告)日:2021-08-24

    申请号:CN202110367441.5

    申请日:2021-04-06

    摘要: 本发明提供了一种硅基探测器及其制作方法,该硅基探测器包括衬底以及设置在所述衬底上的器件结构层,所述器件结构层包括沿垂直所述衬底平面方向向上依次设置的吸收层、增益层、第一电荷层、第二电荷层和接触层;所述器件结构层还包括环状结区,所述环状结区位于所述吸收层上方,且套设在所述增益层、所述第一电荷层、所述第二电荷层和所述接触层的边缘外侧;所述环状结区与所述吸收层、第一电荷层和第二电荷层的掺杂类型均不同。该硅基探测器通过引入第二电荷层可以有效增加增益区的深度,提高器件的耗尽电压与击穿电压,获得合适的增益与较高的时间分辨,同时能够减少探测器对高能离子注入等极端工艺和设备的依赖。

    薄膜晶体管、存储器及其制备方法

    公开(公告)号:CN118173609A

    公开(公告)日:2024-06-11

    申请号:CN202311766202.2

    申请日:2023-12-20

    摘要: 本申请属于半导体器件技术领域,具体涉及一种薄膜晶体管、存储器及其制备方法。该薄膜晶体管包括衬底,在衬底的任意表面上方设有半导体层,在半导体层远离衬底的表面设有源/漏层,在源/漏层的中央设有隔离层,在隔离层表面设有沟道,且沟道包覆隔离层,至少部分沟道为经等离子体轰击处理;该薄膜晶体管还包括栅极,栅极位于沟道背离隔离层的表面,在沟道与栅极之间设有栅介质层,在栅极上方设有掩膜层及顶电极,其中,顶电极贯穿掩膜层以连接沟道。该薄膜晶体管可以增加沟道中氧空位浓度和/或提高源漏接触区载流子浓度,通过减小源漏接触电阻以提高器件的开态电流。