碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件

    公开(公告)号:CN112786679B

    公开(公告)日:2023-04-14

    申请号:CN201911089381.4

    申请日:2019-11-08

    摘要: 本公开提供一种碳化硅MOSFET器件的元胞结构及碳化硅MOSFET器件。该碳化硅MOSFET器件的元胞结构包括:位于元胞结构两侧且在所述漂移层表面内设置的第二导电类型阱区、位于所述阱区表面内的第一导电类型源区和位于元胞结构中心且与所述源区、所述阱区以及所述漂移层接触的栅结构。还包括位于所述源区上方且与所述源区形成欧姆接触的源极金属层,在元胞结构两侧,所述漂移层于其未被所述阱区覆盖的区域向下设置有侧部沟槽,所述侧部沟槽中设置有与所述侧部沟槽下方的所述漂移层形成肖特基接触的肖特基金属层。本公开通过在碳化硅MOSFET器件的元胞结构级别集成了SBD,改善碳化硅双极退化现象,提高芯片可靠性,并降低模块封装成本、提高模块电气特性。

    一种碳化硅MOSFET器件及其元胞结构

    公开(公告)号:CN112786587B

    公开(公告)日:2022-09-09

    申请号:CN201911089113.2

    申请日:2019-11-08

    摘要: 本发明公开了一种碳化硅MOSFET器件的元胞结构,包括:位于第一导电类型衬底上方的第一导电类型漂移区;在第一导电类型漂移区表面设置主沟槽,并在主沟槽的底部和侧壁设置肖特基金属,在第一导电类型漂移区表面内且于主沟槽周边设置第二导电类型阱区,于阱区表面内设置源区,源区之上设置源极金属,分裂为两部分的栅极绝缘层和栅极设置在源区、阱区及第一导电类型漂移区的靠近主沟槽一侧。本发明通过在碳化硅MOSFET器件的元胞内集成SBD,有效抑制了MOSFET器件体内PIN二极管的开启,改善了双极注入效应,提高了MOSFET器件长期使用的可靠性;同时把肖特基金属和源极金属进行有效设置,使模块封装时无需额外封装SBD,降低了封装成本,减少了杂散电感。

    碳化硅肖特基二极管及其制备方法

    公开(公告)号:CN112750896B

    公开(公告)日:2022-08-16

    申请号:CN201911063121.X

    申请日:2019-10-31

    摘要: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括:第一导电类型碳化硅衬底、位于衬底上方的第一导电类型漂移层漂移层和位于漂移层上方的超晶格层,所述超晶格层包括多个交替堆叠设置的第一导电类型掺杂层和第二导电类型掺杂层。该二极管还包括位于所述衬底下方并与所述衬底形成欧姆接触的阴极,和位于所述超晶格层上方并与所述超晶格层形成肖特基接触的阳极。本公开通过在SiC SBD阳极端半导体区形成超晶格层,使得在SiC SBD阳极施加负电压,二极管肖特基接触反偏时,超晶格层可以与漂移层形成PN结,通过PN结空间电荷区降低SiC SBD器件的反向漏电,解决了SiC SBD反向漏电过大的问题,提升了SiC SBD的性能。

    SiC MOSFET器件的制造方法及SiC MOSFET器件

    公开(公告)号:CN112701151B

    公开(公告)日:2022-05-06

    申请号:CN201911013564.8

    申请日:2019-10-23

    摘要: 本公开提供一种SiC MOSFET器件的制造方法及SiC MOSFET器件。该方法包括:提供SiC外延片,在所述SiC外延片表面沉积生长掩膜层;刻蚀所述掩膜层,在所述掩膜层上形成第一刻蚀槽;再次刻蚀所述掩膜层,在所述第一刻蚀槽内形成第二刻蚀槽;通过第一刻蚀槽和第二刻蚀槽构成的离子注入窗口,注入第一高能离子,形成阶梯状形貌的阱区;注入第二高能离子,形成源区。本公开通过阶梯状形貌的离子注入窗口,来实现自对准工艺,可以非常精确的实现对沟道长度和位置的控制,工艺简单稳定。同时,形成阶梯状形貌的P阱区,扩展了两个P阱区之间的JFET区,增大了JFET区电流横向输出路径,进一步提升器件大电流密度输出能力。

    碳化硅肖特基二极管及其制备方法

    公开(公告)号:CN112713199A

    公开(公告)日:2021-04-27

    申请号:CN201911025571.X

    申请日:2019-10-25

    摘要: 本公开提供一种碳化硅肖特基二极管及其制备方法。该二极管包括:第一导电类型碳化硅衬底、位于所述衬底上方的第一导电类型漂移层、位于所述漂移层上方的第二导电类型阻挡层和位于所述阻挡层上方的第一导电类型过渡层,所述过渡层包括用于设置所述肖特基二极管的结势垒区和位于所述结势垒区两侧的结终端保护区。本公开通过在SiC JBS漂移层上形成导电类型相反的碳化硅阻挡层,在不增加正向导通电阻的前提下,解决了SiC JBS反向漏电过大的问题,特别是反向偏压低电压时,肖特基反向漏电随电压增长而快速增大的问题。

    一种4H-SiC P型绝缘栅双极型晶体管的制备方法

    公开(公告)号:CN107785258B

    公开(公告)日:2020-08-28

    申请号:CN201610785087.7

    申请日:2016-08-31

    IPC分类号: H01L21/331 H01L29/417

    摘要: 本发明涉及一种4H‑SiC P型绝缘栅双极型晶体管的制备方法。该方法通过在发射极P+欧姆接触区域浅注入一层高浓度的铝离子,有利于控制欧姆接触退火后欧姆合金层中铝的组分,从而降低了P型4H‑SiC欧姆接触的比接触电阻率,由此解决了4H‑SiC P型绝缘栅双极型晶体管发射极P+源区和N+源区同时形成良好的欧姆接触P+源区比接触电阻率高的问题。本发明提供的4H‑SiC P型绝缘栅双极型晶体管的制备方法具有广阔的应用前景。

    一种沟槽及其蚀刻方法

    公开(公告)号:CN110957214A

    公开(公告)日:2020-04-03

    申请号:CN201811121879.X

    申请日:2018-09-26

    摘要: 本发明提供了一种沟槽及其蚀刻方法,上述沟槽形成在SiC衬底中,上述刻蚀方法包括:提供SiC材质衬底,在衬底表面形成硬掩膜层;在硬掩膜层表面形成光刻胶;图案化光刻胶,干法刻蚀硬掩膜层以在硬掩膜层上形成沟槽图案;以及去除光刻胶,经由硬掩膜层上的沟槽图案干法刻蚀衬底,以在衬底中形成沟槽;其中,采用特殊的刻蚀气体组合,化学腐蚀与物理轰击相结合的方法刻蚀SiC衬底材料,且刻蚀衬底所采用的组合气体的气体流量大于刻蚀硬掩膜层所采用的气体流量,刻蚀衬底所设定的射频源功率和偏压功率均大于刻蚀硬掩膜层所设定的射频源功率和偏压功率。根据本发明所提供的蚀刻方法所刻蚀的沟槽底部和顶角圆滑,侧壁陡直,能够满足后续器件的电学特性要求。

    一种提升碳化硅高能离子注入厚掩膜陡直性的方法

    公开(公告)号:CN109841505A

    公开(公告)日:2019-06-04

    申请号:CN201711222270.7

    申请日:2017-11-29

    IPC分类号: H01L21/266 H01L21/311

    摘要: 本发明涉及一种提升碳化硅高能离子注入厚掩膜陡直性的方法,其包括如下步骤:S1,清洗碳化硅材料表面;S2,在碳化硅材料表面沉积足以阻挡高能高温离子注入的第一层离子注入厚掩膜;S3,在第一层离子注入厚掩膜表面匀光刻胶,采用光刻显影技术显影出选择性离子注入区域窗口;S4,从选择性离子注入区域窗口对第一层离子注入厚掩膜进行刻蚀直至碳化硅材料表面;S5,去除光刻胶;S6,沉积第二层离子注入薄掩膜;S7,对第二层离子注入薄掩膜进行整面刻蚀,得到侧壁光滑、陡直的离子注入厚掩膜。本发明可以显著提升离子注入厚掩膜的陡直性,并简化离子注入掩膜制备工艺和去除工艺。