公开(公告)号：CN106206728B

公开(公告)日：2019-04-16

申请号：CN201510251446.6

申请日：2015-05-18

申请人： 力晶科技股份有限公司

发明人： 永井享浩

IPC分类号： H01L29/78 ,  H01L29/788 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11526 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/49 ,  H01L29/51 ,  H01L21/336

CPC分类号： H01L27/11526 ,  H01L21/2652 ,  H01L21/26586 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66825 ,  H01L29/7833 ,  H01L29/7836 ,  H01L29/788

摘要： 本发明公开一种半导体晶体管与闪存存储器及其制造方法。该闪存存储器，设置于基底上。闪存存储器具有半导体晶体管。此半导体晶体管具有堆叠栅极结构、淡掺杂区与间隙壁。堆叠栅极结构具有依序设置于基底上的栅介电层、第一导体层、介电层以及第二导体层。介电层周围具有开口使第一导体层电连接第二导体层。淡掺杂区设置于堆叠栅极结构旁、且位于开口下的基底中。间隙壁设置于堆叠栅极结构侧壁。利用控制开口下第一导体层的高度可调整间隙壁的宽度，以及利用介电层作为掩模层设置淡掺杂区，可增加淡掺杂区裕度，得到良好的电性。

公开(公告)号：CN107924921A

公开(公告)日：2018-04-17

申请号：CN201680045464.1

申请日：2016-08-05

申请人： 德克萨斯仪器股份有限公司

发明人： N·谭 ,  W·田

IPC分类号： H01L27/11521 ,  H01L21/266 ,  H01L21/336

CPC分类号： H01L27/11521 ,  H01L21/26586 ,  H01L21/266 ,  H01L21/28008 ,  H01L21/28273 ,  H01L21/761 ,  H01L21/823412 ,  H01L21/823443 ,  H01L21/823456 ,  H01L21/823814 ,  H01L23/528 ,  H01L23/53228 ,  H01L27/1052 ,  H01L27/11526 ,  H01L27/11539 ,  H01L27/11541 ,  H01L27/11543 ,  H01L29/0847 ,  H01L29/42324 ,  H01L29/42328 ,  H01L29/45 ,  H01L29/4916 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66825

摘要： 在所描述的示例中，集成电路(100)包含闪速单元(106)，其中感测晶体管(108)的顶部栅极(136)是在浮栅(130)上方的金属感测栅极(106)。感测晶体管(108)的源极/漏极区(138)在浮栅(130)下方延伸使得源极区与漏极区隔开小于200纳米的感测沟道长度(126)。浮栅(130)的宽度至少为400纳米，则感测晶体管(108)的源极/漏极区(138)在浮栅(130)下方在每侧上延伸至少100纳米。在形成浮栅(130)之前，通过形成感测晶体管源极区和漏极区(138)来形成集成电路(100)。

公开(公告)号：CN106158873A

公开(公告)日：2016-11-23

申请号：CN201510162946.2

申请日：2015-04-08

申请人： 台湾积体电路制造股份有限公司

发明人： 庄学理 ,  吴常明 ,  刘世昌

IPC分类号： H01L27/115 ,  H01L21/28 ,  H01L21/8247 ,  H01L21/336

CPC分类号： H01L27/11521 ,  H01L21/28273 ,  H01L21/32139 ,  H01L21/32155 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/11541 ,  H01L29/42328 ,  H01L29/66825 ,  H01L29/788 ,  H01L29/7883

摘要： 本发明提供了一种嵌入式闪存器件。栅叠件包括布置在浮栅上方的控制栅极。擦除栅极布置为与栅叠件的第一侧相邻。字线布置为与第一侧相对的栅叠件的第二侧相邻。字线包括相较于字线的顶面显示出降低的高度且位于字线中与栅叠件相对的一侧上的字线横档。多晶硅逻辑栅极的顶面基本与字线横档齐平。ILD层布置在栅叠件、擦除栅极、多晶硅逻辑栅极和字线上方。接触件延伸穿过ILD层。本发明还提供了用于制造嵌入式闪存器件的方法。

公开(公告)号：CN102237367A

公开(公告)日：2011-11-09

申请号：CN201010171371.8

申请日：2010-05-07

申请人： 中国科学院微电子研究所

发明人： 朱慧珑 ,  骆志炯 ,  尹海洲

IPC分类号： H01L27/115 ,  H01L21/8247 ,  H01L29/10

CPC分类号： H01L27/11521 ,  H01L21/823456 ,  H01L21/82385 ,  H01L27/112 ,  H01L27/11206 ,  H01L27/11519 ,  H01L27/11541 ,  H01L27/11543 ,  H01L27/11558 ,  H01L29/66825 ,  H01L29/7881

摘要： 本发明公开了一种闪存器件，包括：半导体衬底；形成于所述半导体衬底上的闪存区；其中，所述闪存区包括：第一掺杂阱，所述第一掺杂阱内通过隔离区分为第一区和第二区，所述第二区内掺杂了与所述第一掺杂阱的导电性能相反的杂质；形成于所述第一掺杂阱上的高k栅介质层；形成于所述高k栅介质层上的金属层。本发明实现了高K介质金属栅与可擦写闪存的兼容，提高了闪存的工作性能。本发明还提供一种与之对应的制造方法，极大地提高了闪存器件的生产效率和成品率。

公开(公告)号：CN1838402A

公开(公告)日：2006-09-27

申请号：CN200510081919.9

申请日：2005-07-06

申请人： 海力士半导体有限公司

发明人： 安明圭

IPC分类号： H01L21/8246 ,  H01L21/28

CPC分类号： H01L27/105 ,  H01L27/11526 ,  H01L27/11534 ,  H01L27/11541

摘要： 公开一种可防止产生栅极蚀刻残余物的制造快闪存储装置的方法，其包括以下步骤：(a)在一半导体衬底的预定区域上形成浮动栅极图案；(b)在该半导体衬底的一包括该等浮动栅极图案的预定区域上形成一层间介电膜；(c)在整个表面上沉积一用于一控制栅极的多晶硅膜；(d)藉由一化学溅射工艺回蚀该用于控制栅极的多晶硅膜的表面；及(e)在该用于控制栅极的多晶硅膜上形成一钨膜。藉由同时使用溅射蚀刻及化学蚀刻工艺的化学溅射蚀刻工艺来回蚀用于控制栅极的多晶硅膜的表面，因此，随后形成的钨膜可形成为均一厚度，防止了残余物的产生；并且改进了蚀刻率，因此提高了产量。

公开(公告)号：CN1494117A

公开(公告)日：2004-05-05

申请号：CN03158763.1

申请日：2003-09-24

申请人： 雅马哈株式会社

发明人： 铃木民人

IPC分类号： H01L21/3065 ,  H01L21/3213

CPC分类号： H01L27/11526 ,  H01L21/28273 ,  H01L21/32137 ,  H01L27/105 ,  H01L27/1085 ,  H01L27/11541

摘要： 本发明提供了一种多晶硅蚀刻方法，该方法在形成多晶硅层之后，能够完全除去用多晶硅层覆盖的凸起侧壁上遗留的多晶硅残余物，同时又保留了多晶硅层的形成各向异性，并且使下面的绝缘膜免受蚀刻。在将多晶硅层沉积到基片的一个主表面上以便覆盖凸起之后，在凸起之上的多晶硅层上形成抗蚀层。通过利用该抗蚀层作为掩模，来实施等离子蚀刻工艺，从而形成该多晶硅层图形并形成栅电极多晶硅层。在第一步骤，利用HBr和Cl2蚀刻多晶硅层直到多晶硅间隔残余物出现在凸起侧壁上为止，而在第二步骤，在5.0－10.0m Torr的压力下利用HBr去除多晶硅残留物。

公开(公告)号：CN106206728A

公开(公告)日：2016-12-07

申请号：CN201510251446.6

申请日：2015-05-18

申请人： 力晶科技股份有限公司

发明人： 永井享浩

IPC分类号： H01L29/78 ,  H01L27/115 ,  H01L21/336 ,  H01L21/8247 ,  H01L29/423

CPC分类号： H01L27/11526 ,  H01L21/2652 ,  H01L21/26586 ,  H01L27/11519 ,  H01L27/11524 ,  H01L27/11536 ,  H01L27/11539 ,  H01L27/11541 ,  H01L29/4925 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66825 ,  H01L29/7833 ,  H01L29/7836 ,  H01L29/788

摘要： 本发明公开一种半导体晶体管与闪存存储器及其制造方法。该闪存存储器，设置于基底上。闪存存储器具有半导体晶体管。此半导体晶体管具有堆叠栅极结构、淡掺杂区与间隙壁。堆叠栅极结构具有依序设置于基底上的栅介电层、第一导体层、介电层以及第二导体层。介电层周围具有开口使第一导体层电连接第二导体层。淡掺杂区设置于堆叠栅极结构旁、且位于开口下的基底中。间隙壁设置于堆叠栅极结构侧壁。利用控制开口下第一导体层的高度可调整间隙壁的宽度，以及利用介电层作为掩模层设置淡掺杂区，可增加淡掺杂区裕度，得到良好的电性。

公开(公告)号：CN105990245A

公开(公告)日：2016-10-05

申请号：CN201510058669.0

申请日：2015-02-04

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 张金霜 ,  仇圣棻

IPC分类号： H01L21/8247 ,  H01L21/28

CPC分类号： H01L21/76886 ,  H01L21/02063 ,  H01L21/28273 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76897 ,  H01L27/11536 ,  H01L27/11541 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66825 ,  H01L29/7881

摘要： 本发明提供一种半导体器件的制造方法和电子装置，涉及半导体技术领域。该方法包括：在核心器件的栅极结构的两侧形成包括第一氮化硅层或由内向外包括第一氧化硅层、第一氮化硅层和第二氧化硅层的第一侧壁层；以及，在第一侧壁层的外侧形成第二侧壁层，其中第二侧壁层包括第二氮化硅层并且覆盖第一侧壁层。该方法通过在形成位于核心区的金属硅化物之前在核心器件的栅极结构两侧形成自内向外包括氧化硅层、氮化硅层、氧化硅层和氮化硅层的侧壁层或自内向外包括氮化硅层和氮化硅层的侧壁层，可以保证位于核心区的金属硅化物具有良好的形貌并可以保证器件的性能。本发明的电子装置包括根据上述方法制得的半导体器件，同样具有上述优点。

公开(公告)号：CN104810370A

公开(公告)日：2015-07-29

申请号：CN201410038085.2

申请日：2014-01-26

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 黄河 ,  克里夫·德劳利

IPC分类号： H01L27/115 ,  H01L29/423 ,  H01L21/8247 ,  H01L21/265

CPC分类号： H01L27/11543 ,  H01L21/26513 ,  H01L21/28273 ,  H01L21/31111 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11541 ,  H01L29/41783 ,  H01L29/66575 ,  H01L29/66825

摘要： 本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件，第一晶体管的第一源极连接端子和第一漏极连接端子与第二晶体管的控制栅的材料相同，因此可以在同一工艺中制备，从而可以简化工艺，减小该半导体器件的尺寸。本发明的半导体器件的制造方法，在形成第二晶体管的控制栅的同时形成第一晶体管的第一源极连接端子和第一漏极连接端子，可以简化工艺，并在一定程度上减小该半导体器件的尺寸。本发明的电子装置，使用了上述半导体器件，同样具有上述优点。

公开(公告)号：CN100426472C

公开(公告)日：2008-10-15

申请号：CN03825348.8

申请日：2003-02-28

申请人： 富士通株式会社

发明人： 野崎耕司 ,  武田正行

IPC分类号： H01L21/3065

CPC分类号： H01L21/0273 ,  G03F7/26 ,  G03F7/40 ,  H01L27/11526 ,  H01L27/11541 ,  H01L27/11543

摘要： 本发明目的在于提供一种固化耐腐蚀性差的抗蚀剂图形的表面以提高其耐腐蚀性且适合于微细、高精细的图形形成的表面固化抗蚀剂图形及其有效的制造方法。本发明的表面固化抗蚀剂图形的制造方法是一种表面具有耐腐蚀性的表面固化抗蚀剂图形的制造方法，其特征在于，在抗蚀剂图形上选择性地淀积有机化合物。优选地，使用介电气体的等离子体来进行上述淀积的方式、对向设置在衬底上淀积的有机化合物和被处理对象来进行上述淀积的方式，优选从与淀积有有机化合物的衬底侧相反的一侧导入上述介电气体的等离子体等。