-
公开(公告)号：CN107305859A
公开(公告)日：2017-10-31
申请号：CN201610240670.X
申请日：2016-04-18
IPC分类号： H01L21/762
摘要： 本发明提供一种深沟槽结构的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底中形成第一沟槽，并在所述第一沟槽的侧壁上形成间隙壁；在所述半导体衬底中在所述第一沟槽下方形成第二沟槽；通过热氧化法在所述第二沟槽的表面和所述第一沟槽靠近所述第二沟槽的部分侧壁上形成氧化层，以使所述间隙壁靠近所述第二沟槽的部分倾斜并封闭所述第二沟槽；填充所述第一沟槽。该制作方法可以形成填充良好的深沟槽结构，具有较高的耐压性。该半导体器件和电子装置具有良好的工艺稳定性，以及耐压性。
-
公开(公告)号：CN106486339A
公开(公告)日：2017-03-08
申请号：CN201510532696.7
申请日：2015-08-26
摘要： 本发明提供一种GaN薄膜的制备方法，包括：提供半导体衬底；将所述半导体衬底放入外延腔体中，向所述外延腔体中通入镓源和氮源，在所述半导体衬底的表面外延GaN薄膜，并监控外延过程中薄膜的反射率；当所述GaN薄膜的反射率上升到第一预定值时，停止向所述外延腔体中通入镓源，向所述外延腔体中通入硅烷和氮源，所述硅烷刻蚀所述GaN薄膜；当所述GaN薄膜的反射率下降到第二预定值时，停止向所述外延腔体中通入所述硅烷，向所述外延腔体中通入镓源和氮源，继续在所述半导体衬底上外延GaN薄膜。本发明中，采用硅烷刻蚀GaN薄膜，可以有效减小外延生长GaN薄膜时产生的位错缺陷，减少晶体中的载流子捕获陷阱，提高GaN薄膜的性能。
-
公开(公告)号：CN106486339B
公开(公告)日：2020-03-13
申请号：CN201510532696.7
申请日：2015-08-26
摘要： 本发明提供一种GaN薄膜的制备方法，包括：提供半导体衬底；将所述半导体衬底放入外延腔体中，向所述外延腔体中通入镓源和氮源，在所述半导体衬底的表面外延GaN薄膜，并监控外延过程中薄膜的反射率；当所述GaN薄膜的反射率上升到第一预定值时，停止向所述外延腔体中通入镓源，向所述外延腔体中通入硅烷和氮源，所述硅烷刻蚀所述GaN薄膜；当所述GaN薄膜的反射率下降到第二预定值时，停止向所述外延腔体中通入所述硅烷，向所述外延腔体中通入镓源和氮源，继续在所述半导体衬底上外延GaN薄膜。本发明中，采用硅烷刻蚀GaN薄膜，可以有效减小外延生长GaN薄膜时产生的位错缺陷，减少晶体中的载流子捕获陷阱，提高GaN薄膜的性能。
-
公开(公告)号：CN107305859B
公开(公告)日：2020-03-10
申请号：CN201610240670.X
申请日：2016-04-18
IPC分类号： H01L21/762
摘要： 本发明提供一种深沟槽结构的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底中形成第一沟槽，并在所述第一沟槽的侧壁上形成间隙壁；在所述半导体衬底中在所述第一沟槽下方形成第二沟槽；通过热氧化法在所述第二沟槽的表面和所述第一沟槽靠近所述第二沟槽的部分侧壁上形成氧化层，以使所述间隙壁靠近所述第二沟槽的部分倾斜并封闭所述第二沟槽；填充所述第一沟槽。该制作方法可以形成填充良好的深沟槽结构，具有较高的耐压性。该半导体器件和电子装置具有良好的工艺稳定性，以及耐压性。
-
公开(公告)号：CN106328504A
公开(公告)日：2017-01-11
申请号：CN201510373554.0
申请日：2015-06-30
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/265 , H01L29/78
CPC分类号： H01L21/823892 , H01L21/823814 , H01L27/0928 , H01L29/0847 , H01L29/1045 , H01L29/36 , H01L29/66575 , H01L29/6659 , H01L29/66598 , H01L29/78 , H01L29/7833 , H01L21/265 , H01L29/66477
摘要： 一种半导体结构及其形成方法。其中，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成第一有源区、第二有源区、第三有源区和第四有源区；同时在所述第一有源区和第二有源区形成中压P型阱区；同时在所述第三有源区和第四有源区形成中压N型阱区；在所述第一有源区上形成第一栅极结构，在所述第二有源区上形成第二栅极结构，在所述第三有源区上形成第三栅极结构，在所述第四有源区上形成第四栅极结构；在所述第一栅极结构和第二栅极结构两侧的所述半导体衬底内形成N型重掺杂区；在所述第三栅极结构和第四栅极结构两侧的所述半导体衬底内形成P型重掺杂区。所述形成方法能够简化工艺步骤，提高工艺效率。
-
公开(公告)号：CN106328504B
公开(公告)日：2019-01-25
申请号：CN201510373554.0
申请日：2015-06-30
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/265 , H01L29/78
摘要： 一种半导体结构及其形成方法。其中，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成第一有源区、第二有源区、第三有源区和第四有源区；同时在所述第一有源区和第二有源区形成中压P型阱区；同时在所述第三有源区和第四有源区形成中压N型阱区；在所述第一有源区上形成第一栅极结构，在所述第二有源区上形成第二栅极结构，在所述第三有源区上形成第三栅极结构，在所述第四有源区上形成第四栅极结构；在所述第一栅极结构和第二栅极结构两侧的所述半导体衬底内形成N型重掺杂区；在所述第三栅极结构和第四栅极结构两侧的所述半导体衬底内形成P型重掺杂区。所述形成方法能够简化工艺步骤，提高工艺效率。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.066 秒)
