一种基于DSL的用户界面生成方法、装置及存储介质

    公开(公告)号:CN111736834A

    公开(公告)日:2020-10-02

    申请号:CN202010594094.5

    申请日:2020-06-24

    IPC分类号: G06F8/38 G06F16/957

    摘要: 本发明公开了一种基于DSL的用户界面生成方法、装置及存储介质,该方法包括:获取根据领域定制语言文法定义的用户界面需求描述;根据用户界面需求描述进行解析得到用户的界面定义;根据用户的界面定义、外部用户界面库以及内置的领域知识生成用户界面。通过实施本发明,针对用户界面设计了一种DSL,可以用于编写用户界面需求,并根据用户界面需求,结合当前领域知识如HTML、JS与CSS等和外部用户界面库,最终生成完整的用户界面。因此,本发明实施例提供的基于DSL的用户界面生成方法,通过一种语言,完成HTML、JS与CSS三种格式文件的编写,可以避免模糊不清带来的错误,并最终完成对整个用户界面的开发工作。

    一种FPGA内核可编程仿真器
    5.
    发明公开

    公开(公告)号:CN113673106A

    公开(公告)日:2021-11-19

    申请号:CN202110962803.5

    申请日:2021-08-20

    IPC分类号: G06F30/20 G06F15/78

    摘要: 本发明公开了一种FPGA内核可编程仿真器,包括:运行时连接于驱动器与主机之间,驱动器内置至少一个被测FPGA内核,驱动器对全部的FPGA内核进行包装;当FPGA内核可编程仿真器启动时,主机向运行时发送第一控制信号,通过调用运行时中的仿真器对被测FPGA内核及驱动器进行仿真;当FPGA内核可编程仿真器运行时,运行时将主机发送的第二控制信号至驱动器,并根据第二控制信号,向驱动器发送命令,被测FPGA内核根据接收的命令进行计算,并通过运行时向主机返回相应的计算结果,将高抽象级别的被测FPGA内核与现有高质量仿真器进行集成,使开发者能够使用高抽象级别的开发软件进行FPGA内核开发并使用现有高质量仿真器仿真,方便FPGA内核开发者并提高FPGA内核的仿真效率。

    一种深度学习技术工具链系统
    8.
    发明公开

    公开(公告)号:CN112926736A

    公开(公告)日:2021-06-08

    申请号:CN202110221144.X

    申请日:2021-02-26

    摘要: 本发明公开了一种深度学习技术工具链系统,包括:深度学习技术工具链系统架构、深度学习技术工具链的接口定义与组件实现、灵活查询模块,深度学习技术工具链系统架构为以模型仓库为核心的架构,通过深度学习训练的流程将整个系统分为几个相互独立而又互相依赖的功能模块,通过定义深度学习技术工具链每个功能模块的接口,将接口与实现分离,在接口的基础上实现深度学习工具链的各模块,通过灵活查询模块自定义各种查询条件,在每个流程模块生成供下一流程模块使用所需的数据,实现了从原始数据到标注数据再到样本数据到模型再到应用的全过程,优化了样本库和模型的管理方式,提升了管理效率,显著减少原始的人工样本管理、模型迁移时间和成本。

    一种FPGA内核可编程仿真器

    公开(公告)号:CN113673106B

    公开(公告)日:2024-02-13

    申请号:CN202110962803.5

    申请日:2021-08-20

    IPC分类号: G06F30/20 G06F15/78

    摘要: 本发明公开了一种FPGA内核可编程仿真器,包括:运行时连接于驱动器与主机之间,驱动器内置至少一个被测FPGA内核,驱动器对全部的FPGA内核进行包装;当FPGA内核可编程仿真器启动时,主机向运行时发送第一控制信号,通过调用运行时中的仿真器对被测FPGA内核及驱动器进行仿真;当FPGA内核可编程仿真器运行时,运行时将主机发送的第二控制信号至驱动器,并根据第二控制信号,向驱动器发送命令,被测FPGA内核根据接收的命令进行计算,并通过运行时向主机返回相应的计算结果,将高抽象级别的被测FPGA内核与现有高质量仿真器进行集成,使开发者能够使用高抽象级别的开发软件进行FPGA内核开发并使用现有高质量仿真器仿真,方便FPGA内核开发者并提高FPGA内核的仿真效率。