-
公开(公告)号：CN117317025A
公开(公告)日：2023-12-29
申请号：CN202311589953.1
申请日：2023-11-27
申请人： 北京智芯微电子科技有限公司 , 中国科学院半导体研究所 , 国网重庆市电力公司营销服务中心 , 国家电网有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种碳化硅MOSFET器件及制造方法、功率芯片。碳化硅MOSFET器件包括：碳化硅衬底、形成于碳化硅衬底的第一导电类型外延层和第二导电类型保护层、栅极、源极以及漏极，第二导电类型保护层包括第一保护层和第二保护层，第一保护层包括纵向延伸区和横向延伸区，第一保护层的纵向延伸区与源极相接，第一保护层的横向延伸区横向延伸至第一导电类型外延层，第二保护层与第一保护层的纵向延伸区横向相接，第二保护层通过沟道区与源极相连，在第一保护层和第二保护层的作用下使第一导电类型外延层内形成纵向耗尽和横向耗尽的漂移区。本发明可以提高器件击穿电压同时降低导通电阻，提升器件的动态可靠性。
-
公开(公告)号：CN117317025B
公开(公告)日：2024-03-08
申请号：CN202311589953.1
申请日：2023-11-27
申请人： 北京智芯微电子科技有限公司 , 中国科学院半导体研究所 , 国网重庆市电力公司营销服务中心 , 国家电网有限公司
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
-
公开(公告)号：CN118248739A
公开(公告)日：2024-06-25
申请号：CN202410669075.2
申请日：2024-05-28
申请人： 北京智芯微电子科技有限公司 , 国网重庆市电力公司营销服务中心 , 国家电网有限公司
IPC分类号： H01L29/78 , H01L29/40 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种横向半导体器件及制造方法。横向半导体器件包括半导体衬底、阱区、漂移区、源区、漏区、栅极，以及位于漂移区一侧的浮空场板结构；浮空场板结构包括形成于半导体衬底上的级联的多晶硅场板，级联的多晶硅场板中相邻两级的多晶硅场板之间通过层间介质层相连，第一级多晶硅场板与栅极相连，最后一级多晶硅场板与漏极相连。本发明在漂移区侧向增加级联的多晶硅场板结构，通过级联的多晶硅场板将栅极与漏极连接起来，从而调制漂移区表面及内部的电场，使漂移区的电场峰值得到有效降低，击穿电压得到提高，同时衬底辅助耗尽效应得以减弱，漂移区离子掺杂工艺窗口得以扩展，降低了横向半导体器件的制造难度。
-
公开(公告)号：CN118248739B
公开(公告)日：2024-10-18
申请号：CN202410669075.2
申请日：2024-05-28
申请人： 北京智芯微电子科技有限公司 , 国网重庆市电力公司营销服务中心 , 国家电网有限公司
IPC分类号： H01L29/78 , H01L29/40 , H01L21/336
摘要： 本发明涉及半导体领域，提供一种横向半导体器件及制造方法。横向半导体器件包括半导体衬底、阱区、漂移区、源区、漏区、栅极，以及位于漂移区一侧的浮空场板结构；浮空场板结构包括形成于半导体衬底上的级联的多晶硅场板，级联的多晶硅场板中相邻两级的多晶硅场板之间通过层间介质层相连，第一级多晶硅场板与栅极相连，最后一级多晶硅场板与漏极相连。本发明在漂移区侧向增加级联的多晶硅场板结构，通过级联的多晶硅场板将栅极与漏极连接起来，从而调制漂移区表面及内部的电场，使漂移区的电场峰值得到有效降低，击穿电压得到提高，同时衬底辅助耗尽效应得以减弱，漂移区离子掺杂工艺窗口得以扩展，降低了横向半导体器件的制造难度。
-
公开(公告)号：CN117637607A
公开(公告)日：2024-03-01
申请号：CN202410099445.3
申请日：2024-01-24
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L21/768 , H01L29/06 , H01L29/78 , H01L21/336
摘要： 本公开涉及半导体制造技术领域，具体涉及一种超结半导体的自对准接触槽形成方法及超结半导体结构，所述方法包括：在第一内介质层、栅极层、栅极氧化层与体区对应的位置形成沟槽；在所述体区中形成源区；形成第二内介质层，所述第二内介质层覆盖所述第一内介质层上表面、所述沟槽侧壁和所述沟槽底部；去除所述第一内介质层上表面和所述沟槽底部的所述第二内介质层，保留所述沟槽侧壁的所述第二内介质层，形成接触槽。本公开的方案可以在保证接触槽位于两个源区中间位置的基础上，省去一张接触槽工艺专用的光罩，解决传统接触槽形成工艺中光刻工艺的套刻偏离的技术问题，达到节省成本和提高超结半导体制造良品率的技术效果。
-
公开(公告)号：CN116646252A
公开(公告)日：2023-08-25
申请号：CN202310928114.1
申请日：2023-07-27
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/423 , H01L29/06 , H01L29/78
摘要： 本发明提供一种超级结器件的制造方法、超级结器件、芯片和电路，涉及半导体技术领域。该制造方法包括：提供具有外延层的衬底，所述衬底和所述外延层具有第一导电类型，且所述衬底为重掺杂；利用深沟槽光罩在外延层内形成深沟槽填充区，所述深沟槽填充区具有与所述第一导电类型不同的第二导电类型；其中，所述深沟槽填充区与两侧的外延层形成超级结结构；在所述深沟槽顶部形成体区刻蚀沟槽；在所述体区刻蚀沟槽内填充具有第二导电类型的填充材料，形成体区；在所述体区两侧的外延层表面形成栅氧和平面栅结构，形成所述超级结器件。通过本发明提供的方法，形成浓度均匀，并且范围精确的体区，准确控制超级结器件沟道长度和阈值电压。
-
公开(公告)号：CN118588746A
公开(公告)日：2024-09-03
申请号：CN202410750007.9
申请日：2024-06-12
申请人： 北京智芯微电子科技有限公司
摘要： 本公开涉及半导体集成电路制造技术领域，具体涉及半导体结构的制造方法、半导体结构、芯片和电子设备，所述方法包括在第一导电类型的掺杂衬底上形成第一导电类型的掺杂外延层；在掺杂外延层中的沟槽外围形成第二导电类型的第一掺杂区，第二导电类型与第一导电类型相反；在沟槽中形成第二导电类型的第二掺杂区，第二掺杂区的掺杂浓度高于第一掺杂区的掺杂浓度；在第一掺杂区和第二掺杂区上方形成第二导电类型的体区；在体区中形成接触区，体区除第一和第二掺杂区正上方以外部分的掺杂浓度低于第二掺杂区的掺杂浓度，高于第一掺杂区的掺杂浓度。本公开解决了半导体结构中寄生二极管反向恢复过硬，反向峰值电流过大，导致器件可靠性大大降低的问题。
-
公开(公告)号：CN117476468B
公开(公告)日：2024-03-22
申请号：CN202311799050.6
申请日：2023-12-26
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L21/336 , H01L29/06 , H01L29/78
摘要： 本公开涉及功率半导体器件技术领域，具体涉及一种超结结构及其制造方法、超结半导体器件和半导体结构。所述超结结构的制造方法，包括以下步骤：在衬底上依次形成第一外延层和第二外延层；形成多个沟槽，沟槽至少包括位于第二外延层中的第一部分，从而形成多个第二外延柱；在多个沟槽中填充第一外延层材料以形成多个第一外延柱，从而得到第一外延柱和第二外延柱交替排列的超结结构。本公开通过在一个超结结构内实现高度一致的第二外延柱，提高了每个超结结构的耐压能力，使得所述超结结构可以承受更高的电压，保持更低的导通电阻和更高的效率，在电力转换或传输过程中能更好地保持稳定性。
-
公开(公告)号：CN116646251B
公开(公告)日：2023-09-19
申请号：CN202310928110.3
申请日：2023-07-27
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L21/336 , H01L21/28 , H01L29/423 , H01L29/06 , H01L29/78
摘要： 本发明提供一种超级结器件的制造方法、超级结器件、芯片和电路，涉及半导体领域，制造方法包括：提供具有外延层的衬底；依次在外延层上形成栅氧化层、占位层和硬掩膜层；占位层的厚度与待形成的多晶硅栅结构的厚度相同；在硬掩膜层上形成刻蚀窗口；利用硬掩膜层，在栅氧化层和占位层形成刻蚀窗口，在外延层形成超级结填充区；利用硬掩膜层，通过自对准工艺在超级结填充区顶部掺杂形成具有第二导电类型的体区；在占位层和栅氧化层的刻蚀窗口内形成停止层；利用停止层和占位层，通过自对准工艺在外延层表面形成多晶硅栅结构和栅氧结构。通过本发明提供的方法，能够降低工艺成本，保证超级结填充区左右两侧的沟道长度一致。
-
公开(公告)号：CN117612935A
公开(公告)日：2024-02-27
申请号：CN202410097708.7
申请日：2024-01-24
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司
IPC分类号： H01L21/266 , H01L29/06 , H01L29/08
摘要： 本公开涉及半导体制造技术领域，具体涉及一种超结半导体的源区自对准注入方法及超结半导体结构，所述方法包括：在栅极层和栅极氧化层与体区对应的位置形成沟槽；形成第一牺牲层，所述第一牺牲层覆盖所述栅极层上表面、所述沟槽侧壁和所述沟槽底部；去除所述栅极层上表面和所述沟槽底部的第一牺牲层，保留所述沟槽侧壁的第一牺牲层；形成第二牺牲层，所述第二牺牲层填充所述沟槽，并覆盖所述栅极层和所述沟槽；去除覆盖所述栅极层和所述沟槽的第二牺牲层，保留所述沟槽内的所述第二牺牲层。本公开方案能够解决源区注入区域形成工艺中光刻工艺套刻偏离的技术问题，达到节省一张源区注入工艺的专用光罩，并提高制造良品率的技术效果。
-
-
-
-
-
-
-
-
-
搜索结果
12 条记录 (耗时 0.099 秒)
