-
公开(公告)号：CN110620424A
公开(公告)日：2019-12-27
申请号：CN201910916603.9
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC分类号： H02J9/06 , H03K17/687
摘要： 本发明公开了一种备份电源域的电源切换电路及方法，第一电源和第二电源经过选择电路输出选择信号，时钟沿状态指示电路对时钟输入信号进行处理，产生时钟输出信号和时钟触发沿状态指示信号，时钟触发沿状态指示信号在时钟输出信号的上升沿或下降沿的前后的一段时间内锁存器将处于锁定状态。时钟触发沿状态指示信号在时钟输出信号的其他时间段，锁存器将处于放开状态。两个互为反相的输出分别控制连接第一电源的第一晶体管的栅极以及连接第二电源的第二晶体管的栅极从而选择其中之一导通，如此避免了在时钟输出信号的翻转沿去切换电源，因此不掉电数字电路不会产生时序紊乱，提高了备份数据的可靠性。
-
公开(公告)号：CN110620424B
公开(公告)日：2021-01-05
申请号：CN201910916603.9
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC分类号： H02J9/06 , H03K17/687
摘要： 本发明公开了一种备份电源域的电源切换电路及方法，第一电源和第二电源经过选择电路输出选择信号，时钟沿状态指示电路对时钟输入信号进行处理，产生时钟输出信号和时钟触发沿状态指示信号，时钟触发沿状态指示信号在时钟输出信号的上升沿或下降沿的前后的一段时间内锁存器将处于锁定状态。时钟触发沿状态指示信号在时钟输出信号的其他时间段，锁存器将处于放开状态。两个互为反相的输出分别控制连接第一电源的第一晶体管的栅极以及连接第二电源的第二晶体管的栅极从而选择其中之一导通，如此避免了在时钟输出信号的翻转沿去切换电源，因此不掉电数字电路不会产生时序紊乱，提高了备份数据的可靠性。
-
公开(公告)号：CN114371758B
公开(公告)日：2024-09-13
申请号：CN202111407133.7
申请日：2021-11-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： G05F1/567
摘要： 本发明公开了一种基准电压电路及芯片，其中，基准电压电路包括基准电压提供模块和温度补偿模块，基准电压提供模块生成正温度系数电流，并将正温度系数电流与温度补偿模块生成的负温度系数电流叠加，得到零温度系数电流并提供给温度补偿模块，温度补偿模块根据零温度系数电流生成负温度系数电压，并根据所述负温度系数电压对基准电压提供模块输出的基准电压进行高阶温度补偿，使基准电压提供模块输出低温漂基准电压。本发明实施例的基准电压电路，电路结构简单且补偿精度高。
-
公开(公告)号：CN115617115B
公开(公告)日：2023-04-21
申请号：CN202211344115.3
申请日：2022-10-31
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司
IPC分类号： G05F3/26
摘要： 本公开涉及集成电路技术领域，具体涉及一种基准电压产生电路、芯片及电子设备，所述基准电压产生电路包括：参考电压产生电路，所述参考电压产生电路用于生成第一参考电压；稳压电路，所述稳压电路包括电压转换电路、拉电流稳压支路和灌电流稳压支路，其中：所述电压转换电路用于将所述第一参考电压转换成所述基准电压，并在所述基准电压产生电路接收到外部拉电流时，将所述基准电压转换为第一控制电压，在所述基准电压产生电路接收到外部灌电流时，将所述基准电压转换为第二控制电压；所述拉电流稳压支路接收所述第一控制电压，所述灌电流稳压支路接收所述第二控制电压，以对所述基准电压进行稳压，从而提高电路可靠性。
-
公开(公告)号：CN114257214A
公开(公告)日：2022-03-29
申请号：CN202111342282.X
申请日：2021-11-12
申请人： 北京智芯微电子科技有限公司 , 南开大学 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： H03K3/012
摘要： 本发明实施例提供一种振荡器及芯片，属于电子电路技术领域。该振荡器包括：电流产生电路、比较器电路以及振荡电路，其中，所述电流产生电路用于产生第一基准电流和第二基准电流，并根据所述第一基准电流提供基准电压信号；所述振荡电路包括电容；所述比较器电路连接在所述电容和所述电流产生电路之间，并根据所述基准电压信号以及所述电容的电压信号的大小关系，输出高或低电平，以控制所述电容放电或由流经所述比较器电路的第二基准电流对所述电容充电。该振荡器及芯片可以减少电流支路，达到减少功耗的目的。
-
公开(公告)号：CN109743032B
公开(公告)日：2020-09-11
申请号：CN201910015848.4
申请日：2019-01-08
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网江西省电力有限公司
IPC分类号： H03F3/45
摘要： 本发明公开了一种具有共模反馈控制电路的反相伪全差分放大器以及保持输出共模电平稳定的方法，该反相伪全差分放大器包括伪全差分运算电路和共模反馈控制电路。伪全差分运算电路包括反相器放大器(2)和(3)，反相器放大器(2)和(3)分别具有第一反馈控制端子和第二反馈控制端子。共模反馈控制电路的输入端分别与反相器放大器(2)和(3)的输出端相连，用于检测反相器放大器(2)和(3)的共模输出电压，共模反馈控制电路的输出端分别与第一反馈控制端子和第二反馈控制端子相连，用于对反相器放大器(2)和(3)形成共模反馈从而保持共模输出电平的稳定。该反相伪全差分放大器能够在低压低功耗的应用场合下保持输出共模电平的稳定。
-
公开(公告)号：CN114356014B
公开(公告)日：2024-03-15
申请号：CN202111386539.1
申请日：2021-11-22
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： G05F1/567
摘要： 本发明公开了一种低压基准电压产生电路及芯片，其中电路包括基准电流源模块、缓冲器模块和高阶温度补偿模块，其中，基准电流源模块用于分别向缓冲器模块和高阶温度补偿模块提供零温度电流，并向缓冲器模块提供负温度特性电压；缓冲器模块用于根据零温度电流生成具有正温度特性的失调电压，并将失调电压与负温度特性电压进行叠加，以输出第一带隙基准电压；高阶温度补偿模块用于根据零温度电流对第一带隙基准电压进行高阶温度补偿，以使缓冲器模块输出低温漂带隙基准电压。由此，不仅可以实现低温漂带隙基准电压的输出，还可以使低工作电压处于宽工作电压范围，同时还可以降低电路设计复杂度以及功耗消耗。
-
公开(公告)号：CN114356014A
公开(公告)日：2022-04-15
申请号：CN202111386539.1
申请日：2021-11-22
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
IPC分类号： G05F1/567
摘要： 本发明公开了一种低压基准电压产生电路及芯片，其中电路包括基准电流源模块、缓冲器模块和高阶温度补偿模块，其中，基准电流源模块用于分别向缓冲器模块和高阶温度补偿模块提供零温度电流，并向缓冲器模块提供负温度特性电压；缓冲器模块用于根据零温度电流生成具有正温度特性的失调电压，并将失调电压与负温度特性电压进行叠加，以输出第一带隙基准电压；高阶温度补偿模块用于根据零温度电流对第一带隙基准电压进行高阶温度补偿，以使缓冲器模块输出低温漂带隙基准电压。由此，不仅可以实现低温漂带隙基准电压的输出，还可以使低工作电压处于宽工作电压范围，同时还可以降低电路设计复杂度以及功耗消耗。
-
公开(公告)号：CN114301461A
公开(公告)日：2022-04-08
申请号：CN202111363910.2
申请日：2021-11-17
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
摘要： 本发明实施例提供一种DAC电路和模数转换器，属于集成电路技术领域。所述DAC电路包括：复位开关、第一开关，所述DAC电路比较器的输出端通过所述复位开关和所述第一开关连接的两端作为虚拟共模电平端；其中，在比较阶段，控制所述第一开关始终闭合，在每次比较开始之前，控制所述复位开关断开，在每次比较结束时，控制所述复位开关闭合，所述比较器的输出电平Vop和Von生成虚拟共模电平Vcm。本发明实施例在比较阶段，通过控制第一开关始终闭合，在每次比较完成后，控制复位开关的切换(断开和闭合)，均能产生虚拟共模电平Vcm，无需外端提供共模电平，以降低DAC电路功耗。
-
公开(公告)号：CN112383291B
公开(公告)日：2023-04-28
申请号：CN202011248739.6
申请日：2020-11-10
申请人： 北京智芯微电子科技有限公司 , 南开大学 , 国网信息通信产业集团有限公司 , 国网浙江省电力有限公司 , 国家电网有限公司
摘要： 本发明提供一种数字可控延迟链，属于集成电路技术领域。所述数字可控延迟链，包括：参考电压产生模块，用于将电源电压分压为多个参考电压；数字信号选通模块，用于从多个所述参考电压选择控制电压；时钟延迟模块，用于在所述控制电压的控制下对输入时钟进行延时。本发明提供的数字可控延迟链的时钟延迟模块基于MOS器件的背栅效应，在控制电压的控制下可实现对输入时钟的精确延时，同时具有较好的线性度。
-
-
-
-
-
-
-
-
-
搜索结果
42 条记录 (耗时 0.06 秒)
